

**SC9RS08KA2**  
**SC9RS08KA1**  
数据表

**RS08**  
**微控制器**

SC9RS08KA2  
修订版 1  
2009 年

[Freescale.com](http://Freescale.com)





# SC9RS08KA2 功能

## 8 位 RS08 中央处理器单元 (CPU)

- 简化的 S08 指令集，添加了高性能指令
  - LDA、STA 和 CLR 指令支持短寻址模式；地址\$0000 至\$001F 可以通过单字节指令访问
  - ADD、SUB、INC 和 DEC 指令支持微小寻址模式；地址 0000 美元至 00000 美元 F 可以通过单字节指令访问，并缩短指令周期
  - 影子 PC 注册说明：SHA 和 SLA
- 等待中断指示
- 通过 D[X]和 X 寄存器进行索引寻址
- 通过分页窗口直接访问整个内存地图

## 记忆

- 片上闪存 EEPROM
  - SC9RS08KA2: 2048 字节
  - SC9RS08KA1: 1024 字节
- 63 字节片上 RAM

## 节电模式

- 等等，然后停下来
- 使用实时中断 (RTI)、KBI 或 ACMP 从省电模式唤醒

## 时钟源

- **ICS**—可修剪的 20MHz 内部时钟源
  - 高达 10MHz 的内部总线运行
  - 0.2%的可修剪分辨率，2%的温度和电压范围偏差

## 系统保护

- 计算机正常运行 (COP) 重置运行与总线无关的时钟源
- 带有重置或停止唤醒的低压检测

## 外围设备

- **MTIM**— 8 位模量计时器
- **ACMP**— 模拟比较器
  - 全面的铁路到铁路供应操作
  - 与固定内部带隔参考电压进行比较的选项
  - 可以在停止模式下操作
- **KBI**— 键盘中断端口
  - 6 针封装中的三个 KBI 端口
  - 8 针封装中的五个 KBI 端口

## 开发支持

- 后台调试系统
- 断点功能允许在电路内调试期间设置单个断点

## 套餐选项

- 6 针双扁平无铅 (DFN) 封装
  - 两个通用输入/输出 (I/O) 引脚
  - 一个通用输入引脚
  - 一个通用输出引脚
- 8 针塑料双在线引脚 (PDIP) 封装
  - 四个通用输入/输出 (I/O) 引脚
  - 一个通用输入引脚
  - 一个通用输出引脚
- 8 针窄体 SOIC 封装
  - 四个通用输入/输出 (I/O) 引脚
  - 一个通用输入引脚

—一个通用输出引脚

# SC9RS08KA2 系列数据表

封面: SC9RS08KA2 SC9RS08KA1

SC9RS08KA2  
修订版 1  
2009 年 9 月

## 修订历史

为了提供最新信息，我们对万维网上文件的修订将是最新的。您的打印副本可能是更早的修订版。要验证您是否拥有最新信息，请参阅：[Http://freescale.com](http://freescale.com)

以下修订历史表总结了本文档中包含的更改。

修订号	修订日期	更改描述
1.0	2009年9月	初始公开发布版本

该产品包含 SuperFlash®从 SST 获得许可的技术。

飞思卡尔和飞思卡尔徽标是飞思卡尔半导体公司的商标。©飞思卡尔半导体公司，2006-2008年。保留所有权利。

**SC9RS08KA2 系列数据表, Rev.1**

# 章节列表

章	标题	页
第 1 章	SC9RS08KA2 系列设备概述.....	15
第 2 章	引脚和连接.....	17
第 3 章	操作模式.....	21
第 4 章	内存.....	25
第 5 章	重置、中断和通用系统控制.....	35
第 6 章	并行输入/输出控制 .....	45
第 7 章	键盘中断 (RS08KBIV1) .....	51
第 8 章	中央处理器单元 (RS08CPUV1) .....	57
第 9 章	内部时钟源 (RS08ICSV1) .....	75
第 10 章	模拟比较器 (RS08ACMPV1) .....	83
第 11 章	模 块 化 计 时 器 (RS08MTIMV1) .....	89
第 12 章	发展支持 .....	97
附录 A	电气特性.....	109
附录 B	订购信息和机械图纸.....	123





# 目录

部分编号	标题	页
<b>第 1 章</b>		
<b>SC9RS08KA2 系列设备概述</b>		
1.1	概述 .....	15
1.2	MCU 区块图 .....	15
1.3	系统时钟分布 .....	16
<b>第 2 章</b>		
<b>引脚和连接</b>		
2.1	简介 .....	17
	脚分配 .....	17
2.3	推荐系统连接 .....	18
2.4	别针细 节 .....	18
	2.4.1 功率 .....	19
	2.4.2 PTA2/KBIP2/TCLK/RESET/ $V_{PP}$ .....	19
	2.4.3 PTA3/ACMPO/BKGD/MS .....	19
	2.4.4 通用 I/O 和外围端口 .....	20
<b>第 3 章</b>		
<b>操作模式</b>		
3.1	导言 .....	21
3.2	特点 .....	21
3.3	运行模 式 .....	21
3.4	主动背景模式 .....	21
3.5	等待模 式 .....	22
3.6	停止模 式 .....	23

Section Number	Title	Page
3.6.1	在停止模式下启用活动 BDM .....	24
3.6.2	在停止模式下启用 LVD .....	24

## 第 4 章 记忆

4.1	内存地址图 .....	25
4.2	未实现的内存 .....	27
4.3	索引/间接寻址 .....	27
4.4	RAM 和寄存器地址和位分配 .....	27
4.5	RAM .....	29
4.6	闪光 .....	29
4.6.1	特点 .....	29
4.6.2	闪存编程程序 .....	30
4.6.3	闪存质量擦除操作 .....	30
4.6.4	安全 .....	31
4.7	闪存寄存器和控制位 .....	32
4.7.1	闪存选项寄存器（FOPT 和 NVOPT） .....	32
4.7.2	闪存控制寄存器（FLCR） .....	33
4.8	选择寄存器（PAGESEL） .....	33

## 第 5 章 重置、中断和通用系统控制

5.1	引言 .....	35
5.2	特点 .....	35
5.3	MCU 重置 .....	35
5.4	计算机正常运行（COP）看门狗 .....	36
5.5	中断 .....	36
5.6	低压检测（LVD）系统 .....	37
5.6.1	开机重置操作 .....	37
5.6.2	LVD 重置操作 .....	37
5.6.3	LVD 中断操作 .....	37
5.7	实时中断（RTI） .....	37

Section Number	Title	Page
5.8	重置、中断和系统控制寄存器和控制位.....	38
5.8.1	系统重置状态注册表（SRS）.....	38
5.8.2	系统选项寄存器（SOPT）.....	39
5.8.3	系统设备识别寄存器（SDIDH, SDIDL）.....	40
5.8.4	系统实时中断状态和控制寄存器（SRTISC）.....	41
5.8.5	系统电源管理状态和控制 1 寄存器（SPMSC1）.....	43
	5.8.6 系统中断待注册（SIP1）.....	44

## 第 6 章 并行输入/输出控制

6.1	低功耗模式下的引脚行为.....	46
6.2	并行 I/O 寄存器.....	46
6.2.1	A 端口寄存器.....	46
6.3	引脚控制寄存器.....	47
6.3.1	端口 A 引脚控制寄存器.....	47
6.3.1.1	内部拉拔装置启用.....	47
6.3.1.2	上拉/下拉控制.....	48
6.3.1.3	输出减速控制启用.....	48

## 第 7 章 键盘中断（RS08KBIV1）

7.1	引言.....	51
7.1.1	特点.....	51
7.1.2	操作方式.....	52
7.1.2.1	在等待模式下操作.....	52
7.1.2.2	在停止模式下操作.....	52
7.1.2.3	在活动后台模式下操作.....	52
10		飞思卡尔半导体
7.1.3	方框图.....	52
7.2	外部信号描述.....	52
7.3	注册定义.....	53
7.3.1	KBI 状态和控制登记册（KBISC）.....	53
7.3.2	KBI 引脚启用寄存器（KBIPE）.....	54
7.3.3	KBI Edge Select Register (KBIES).....	54
7.4	功能描述.....	55
7.4.1	仅边缘灵敏度.....	55
7.4.2	边缘和液位灵敏度.....	55

Section Number	Title	Page
7.4.3	KBI 上拉/下拉设备 .....	55
7.4.4	KBI 初始化 .....	55

## 第 8 章

### 中央处理器单元 (RS08CPUV1)

8.1	引言 .....	57
8.2	程序员模型和 CPU 寄存器 .....	57
8.2.1	累加器 (A) .....	58
8.2.2	程序计数器 (PC) .....	59
8.2.3	影子程序计数器 (SPC) .....	59
8.2.4	条件代码寄存器 (CCR) .....	59
8.2.5	索引数据寄存器 (D[X]) .....	60
8.2.6	索引寄存器 (X) .....	60
8.2.7	页面选择注册 (PAGESEL) .....	61
8.3	寻址模式 .....	61
8.3.1	固有寻址模式 (INH) .....	61
8.3.2	相对寻址模式 (REL) .....	61
8.3.3	即时寻址模式 (IMM) .....	62
8.3.4	微小寻址模式 (TNY) .....	62
8.3.5	短寻址模式 (SRT) .....	63
8.3.6	直接寻址模式 (DIR) .....	63
8.3.7	扩展寻址模式 (EXT) .....	63
8.3.8	索引寻址模式 (IX, 由伪指令实现) .....	63
8.4	特别行动 .....	63
8.4.1	重置序列 .....	64
8.4.2	中断 .....	64
8.4.3	等待和停止模式 .....	64
8.4.4	主动背景模式 .....	64
8.5	摘要说明表 .....	

## 第 9 章

### 内部时钟源 (RS08ICSV1)

SC9RS08KA2 Series Data Sheet, Rev. 1

Section Number	Title	Page
9.1	引言 .....	75
9.1.1	特点 .....	76
9.1.2	操作方式 .....	76
9.1.2.1	FLL 参与内部 (FEI) .....	76
9.1.2.2	FLL 绕过内部 (FBI) .....	76
9.1.2.3	FLL 绕过内部低功耗 (FBILP) .....	76
9.1.2.4	停止 (停	
止) .....	.....	76
9.1.3	方框图 .....	76
9.2	外部信号描述 .....	77
9.3	注册定义 .....	77
	9.3.1 ICS 控制寄存器 1	
	(ICSC1) .....	77
	9.3.2 ICS 控制寄存器	
	2 (ICSC2) .....	78
	9.3.3 ICS 修剪寄存器	
	(ICSTRM) .....	79
	9.3.4 ICS 状态和控制 (ICSSC) .....	79
9.4	功能描述 .....	80
9.4.1	操作模式 .....	80
9.4.1.1	FLL 参与内部 (FEI) .....	80
9.4.1.2	FLL 绕过内部 (FBI) .....	80
9.4.1.3	FLL 绕过内部低功耗 (FBILP) .....	80
9.4.1.4	停	
止) .....	.....	81
9.4.2	模式切换 .....	81
9.4.3	总线分频器 .....	81
9.4.4	低功耗位	
使用) .....	.....	81
9.4.5	内部参考时	
钟) .....	.....	81
9.4.6	固定频率时钟 .....	82

## 第 10 章

### 模拟比较器 (RS08ACMPV1)

10.1	引言 .....	83
10.1.1	特点 .....	84
10.1.2	操作模式 .....	84
10.1.2.1	等待模式下的操作 .....	84
10.1.2.2	停止模式下操作 .....	84
10.1.2.3	在活动后台模式下操作 .....	84

Section Number	Title	Page
10.1.3	方框图 .....	84
10.2	外部信号描述 .....	86
10.3	注册定义 .....	86
10.3.1	ACMP 状态和控制登记册 (ACMPSC) .....	86
10.4	功能描述 .....	87

12

飞思卡尔半导体

## 第 11 章 模块化计时器 (RS08MTIMV1)

11.1	导言 .....	89
11.1.1	特点 .....	90
11.1.2	操作模式 .....	90
11.1.2.1	在等待模式下操作 .....	90
11.1.2.2	在停止模式下操作 .....	90
11.1.2.3	在主动后台模式下操作 .....	90
11.1.3	方框图 .....	91
11.2	外部信号描述 .....	91
11.3	注册定义 .....	91
11.3.1	MTIM 状态和控制登记册 (MTIMSC) .....	92
11.3.2	MTIM 时钟配置寄存器 (MTIMCLK) .....	93
11.3.3	MTIM 计数器寄存器 (MTIMCNT) .....	93
11.3.4	MTIM 模量寄存器 (MTIMMOD) .....	94
11.4	功能描述 .....	95
11.4.1	MTIM 操作示例 .....	96

## 第 12 章 开发支持

12.1	导言 .....	97
12.2	特点 .....	97
12.3	RS08 后台调试控制器 (BDC) .....	98
12.3.1	BKGD 引脚描述 .....	99

Section Number	Title	Page
12.3.2	通信详情 .....	99
12.3.3	同步和串行通信超时 .....	102
12.4	BDC 寄存器和控制位.....	103
12.4.1	BDC 状态和控制登记册 (BDCSCR) .....	103
12.4.2	BDC Breakpoint Match Register .....	104
12.5	RS08 BDC 命令 .....	105



部分编号	标题	页
<b>附录 A</b>		
<b>电气特性</b>		
A.1 简介 .....		109
A.2 绝对最高评级 .....		109
A.3 热特性 .....		110
A.4 静电放电 (ESD) 保护特性 .....		111
A.5 DC 特性 .....		111
A.6 供应电流特性 .....		115
A.7 模拟比较器 (ACMP) 电气特性 .....		117
A.8 内部时钟源特性 .....		117
A.9 AC 特性 .....		118
A.9.1 控制时机 .....		118
A.10 闪光灯规格 .....		119

**附录 B**  
**订购信息和机械图纸**

B.1 订购信息 .....		123
B.2 机械图纸 .....		123


# 第 1 章 SC9RS08KA2 系列设备概述

## 1.1 概述

SC9RS08KA2 系列微控制器单元 (MCU) 是一种极其低成本的小针数装置，适用于家用电器、玩具和小型几何应用。该设备由标准的片上模块组成，包括一个非常小且高效的 RS08 CPU 核心，63 字节 RAM，2K 字节闪存，8 位模量计时器，键盘中断和模拟比较器。该设备有小型 6 针和 8 针包装。

## 1.2 MCU 方块图

方框图，图 1-1，显示了 SC9RS08KA2 系列 MCU 的结构。






图 1-1. SC9RS08KA2 系列方框图

第 1 章 SC9RS08KA2 系列设备概述

表 1-1 提供片上模块的功能版本。

表 1-1. 块版本

模块	变种
模拟比较器 (ACMP)	1
键盘中断 (KBI)	1
模块化计时器 (MTIM)	1
内部时钟源 (ICS)	1

### 1.3

## 系统时钟分配




图 1-2。系统时钟分布图

图 1-2 显示 MCU 的简化时钟连接图。总线时钟频率是 ICS 输出频率的一半，并被所有内部模块使用。

## 第 2 章 引脚和连接

### 2.1 简单介绍

本章介绍了连接到封装引脚的信号。它包括引脚图、信号属性表和信号的详细讨论。

### 2.2 设备引脚分配

图 2-1 和图 2-3 在 SC9RS08KA2 系列可用的软件包中显示引脚分配。




图 2-1。6 针 DFN 的 SC9RS08KA2 系列




图 2-2。8 针 PDIP 的 SC9RS08KA2 系列

第 2 章 引脚和连接




图 2-3。SC9RS08KA2 系列 8 针窄体 SOIC

## 2.3 推荐的系统连接

图 2-4 显示后台调试和 Flash 编程的参考连接。




图 2-4. 参考系统连接图

## 2.4 别针细节

本节提供了系统连接的详细说明。

第 2 章 引脚和连接

### 2.4.1 力量

V<sub>女儿</sub> 和 V<sub>纳粹党卫军</sub> 是 MCU 的主要电源引脚。该电压源为所有 I/O 缓冲电路和内部稳压器供电。内部电压调节器为 CPU 和 MCU 的其他内部电路提供了受调节的低压源。

通常，应用系统在电源引脚上有两个独立的电容器：一个散装电解电容器，例如 10-MF 钽电容器，为整个系统提供批量充电存储，以及旁路电容器，如 0.1-MF 陶瓷电容器，靠近 MCU 电源销，可以抑制高频噪音。

### 2.4.2 PTA2/KBIP2/TCLK/RESET/V<sub>代表</sub>

开机重置 (POR) 进入用户模式后, PTA2/KBIP2/TCLK/RESET/V<sub>代表</sub> 引脚默认为通用输入端口引脚, PTA2。在 SOPT 中设置 RSTPE 将引脚配置为 RESET 输入

别针。配置为 RESET 后, 引脚将保持为 RESET, 直到下一个 POR。当引脚低时, RESET 引脚可用于从外部源重置 MCU。当作为 RESET 引脚 (RSTPE = 1) 启用时, 内部上拉设备会自动启用。

外部 V<sub>代表</sub> 电压 (通常为 12V, 见 A.10 节“FLASH 规格”) 在执行 Flash 编程或擦除时, 此引脚上需要。V<sub>代表</sub> 无论引脚功能如何, 连接始终连接到内部闪存模块。为了避免过度强调闪光灯, 外部 V<sub>代表</sub> 电压必须消除, 电压必须高于 V<sub>女儿</sub> 当没有进行 Flash 编程或擦除时, 必须避免。

### 笔记

此引脚不包含 V 的钳二极管 V<sub>女儿</sub> 不应该开到 V 以上 V<sub>女儿</sub> 当没有进行 Flash 编程或擦除时。

## 2.4.3 PTA3/ACMPO/BKGD/MS

背景/模式选择功能与 PTA3 引脚上的仅输出引脚和可选的模拟比较器输出共享。在重置期间, 引脚作为模式选择引脚。重置上升后, 引脚立即作为背景引脚 D 可用于后台调试通信。在作为后台/模式选择引脚时, 该引脚启用了内部上拉设备。要用作仅输出端口, 必须清除 SOPT 中的 BKGDPE。

如果没有连接到此引脚, MCU 将在重置的上升边缘进入正常运行模式。如果调试系统连接到 6 针标准后台调试头, 它可以在开机重置期间将 BKGD/MS 保持低, 从而强制 MCU 进入活动后台模式。

BKGD 引脚主要用于后台调试控制器 (BDC) 通信, 使用自定义协议, 每位时间使用目标 MCU 的 BDC 时钟的 16 个时钟周期。目标 MCU 的 BDC 时钟等于总线时钟速率; 因此, 没有意义 t 电容应连接到可能干扰后台串行通信的 BKGD/MS 引脚。

虽然 BKGD 引脚是一个伪开放引脚, 但后台调试通信协议提供了简短、主动驱动、高速的脉冲, 以确保快速上升时间。小电容从

### 第 2 章 引脚和连接

电缆和内部上拉装置的绝对值在确定 BKGD 引脚的上升和下降时间方面几乎没有作用。

## 2.4.4 通用 I/O 和外围端口

剩余的引脚在通用 I/O 和片上外围功能之间共享, 如计时器和模拟比较器。重置后, 所有这些引脚都立即配置为高阻抗通用输入, 内部上拉/下拉设备被禁用。

### 笔记

为了避免浮动输入引脚的额外电流消耗，应用程序中的重置初始化例程应启用片上上拉/下拉设备，或将未使用的引脚的方向更改为输出。

表 2-1. 大头针共享参考

大头针名称	方向	上拉/下拉 <sup>1</sup>	替代功能 <sup>2</sup>	
V <sub>女儿</sub>	—	—	力量	
V <sub>纳粹党卫军</sub>	—	—	地面	
PTA0	I/O	SWC	PTA0 KBIP0 ACMP+	通用输入/输出 (GPIO) 键盘中断 (仅限停止/等待唤醒) 模拟比较器输入
PTA1	I/O	SWC	PTA1 KBIP1 ACMP-	通用输入/输出 (GPIO) 键盘中断 (仅限停止/等待唤醒) 模拟比较器输入
PTA2	我	SWC <sup>1</sup>	PTA2 KBIP2 TCLK  调整 V <sub>代表</sub>	通用输入 键盘中断 (仅限停止/等待唤醒) 模块计时器时钟源重置 V <sub>代表</sub>
PTA3	I/O <sup>3</sup>	— <sup>4</sup>	PTA3 ACMPO BKGD MS	通用输出 模拟比较器输出 后台调试数据 模式选择
PTA4 <sup>2</sup>	I/O	SWC	PTA4 KBIP4	通用输入/输出 (GPIO) 键盘中断 (仅限停止/等待唤醒)
PTA5 <sup>5</sup>	I/O	SWC	PTA5 KBIP5	通用输入/输出 (GPIO) 键盘中断 (仅限停止/等待唤醒)

<sup>1</sup> SWC 是软件控制的上拉/下拉电阻；寄存器与相应的端口相关联。

<sup>2</sup> 替代函数首先列出最低优先级。例如，GPIO 是 PTA0 引脚的最低优先级替代功能；ACMP+ 是 PTA0 引脚的最高优先级替代功能。

<sup>3</sup> 配置为 PTA3 功能时仅输出。

<sup>1</sup> When PTA2 or PTA3 is configured as RESET or BKGD/MS, respectively, pullup is enabled. When V<sub>PP</sub> is attached, pullup/pulldown is disabled automatically.

<sup>2</sup> This pin is not available in 6-pin package. Enabling either the pullup or pulldown device is recommended to prevent extra current leakage from the floating input pin.



## 第 3 章 操作模式

### 3.1 简单介绍

本章描述了本章中描述的 SC9RS08KA2 系列的操作模式。它还详细介绍了进入每个模式，退出每个模式，以及每种模式的功能。

### 3.2 特点

- 用于代码开发的主动后台模式
- 等待模式：
  - CPU 关闭以节省电力
  - 系统时钟继续运行—保持全电压调节
- 停止模式：
  - 系统时钟停止；电压调节器处于待机状态
  - 所有内部电路都保持通电，以快速恢复

### 3.3 运行模式

这是 SC9RS08KA2 系列的正常操作模式。当 BKGD/MS 引脚在重置的上升边缘处高时，会选择此模式。在此模式下，CPU 从内部存储器中执行代码，从地址 \$3FFD 开始执行。JMP instr 操作数位于 3FFE-\$3FFF 的操作数的 uction（操作码 \$BC）必须对用户应用程序进行正确重置操作进行编程。操作数定义了用户程序启动的位置。而不是像 HC08 那样使用矢量获取过程/S08 系列，用户程序负责执行 JMP 指令，将程序计数器重新定位到正确的用户程序启动位置。

### 3.4 主动后台模式

活动后台模式功能通过 RS08 核心中的后台调试控制器（BDC）进行管理。BDC 为在软件开发期间分析 MCU 操作提供了手段。

主动后台模式以四种方式之一进入：

- 当 BKGD/MS 引脚在开机重置（POR）期间或发出后台调试强制重置（BDC\_RESET）命令后立即低时
- 当通过 BKGD 引脚接收背景命令时
- 当 BGND 指令被执行时

#### 第 3 章 操作模式

- 当遇到 BDC 断点时

进入活动后台模式后，CPU 处于暂停状态，等待串行后台命令，而不是执行用户应用程序的指令。

后台命令有两种类型：

- 非侵入性命令，定义为可以在用户程序运行时发出的命令，可以在 MCU 处于运行模式时通过 BKGD 引脚发出。当 MCU 处于活动后台模式时，也可以执行非侵入性命令。不是 N-侵入式命令包括：
  - 内存访问命令
  - 带状态的内存访问命令
  - 背景命令
- 活动后台命令只能在 MCU 处于活动后台模式时执行，包括以下命令：— 读取或写入 CPU 寄存器
  - 一次跟踪一个用户程序指令
  - 离开活动后台模式以返回到用户应用程序（GO）

在 MCU 首次以运行模式运行之前，活动后台模式用于将用户应用程序代码编程到 Flash 程序内存中。当 SC9RS08KA2 系列从飞思卡尔半导体工厂发货时，Flash 程序备忘录 Y 通常会被擦除，因此在闪存最初编程之前，没有可以在运行模式下执行的程序。活动后台模式还可用于在之前编程后擦除和重新编程闪存。

有关活动后台模式的更多信息，请参阅[开发支持](#)本数据表的一章。

### 3.5 等待模式

通过执行 WAIT 指令进入等待模式。在执行 WAIT 指令后，CPU 进入低功耗状态，其中没有时钟。程序计数器（PC）在执行 WAIT 指令的位置停止。当一个在发生干扰请求：

1. MCU 退出等待模式并恢复处理。
2. PC 增加一个，并获取下一个要处理的指令。

用户程序有责任探测唤醒 MCU 的相应中断源，因为不涉及矢量获取过程。

当 MCU 处于等待模式时，并非所有后台调试命令都可以使用。只有当 MCU 处于等待模式时，背景命令和内存访问状态命令可用。memory-access-with-status 命令不允许内存访问，但它们报告了一个错误，表明 MCU 处于停止或等待模式。BACKGROUND 命令可用于将 MCU 从等待模式唤醒并进入活动后台模式。

表 3-1 总结了 MCU 在等待模式下的行为。

表 3-1. 等待模式行为

形式	CPU	数字外围设备	ICS	ACMP	校准器	I/O 引脚	RTI

等待	备用物	可选地在	在...上	可选地在	在...上	各州举行	可选地在
----	-----	------	-------	------	-------	------	------

### 3.6 停止模式

当系统选项寄存器中设置 STOPE 位时，在执行 STOP 指令时进入停止模式。在停止模式下，CPU 和模块的所有内部时钟都停止。如果 CPU 执行 STOP 指令时未设置 STOPE 位，MCU 不会进入停止模式，并强制进行非法操作码重置。

表 3-2 总结了 MCU 在停止模式下的行为。

表 3-2. 停止模式行为

形式	CPU	数字外围设备	ICS <sup>1</sup>	ACMP <sup>2</sup>	校准器	I/O 引脚	RTI <sup>3</sup>
阻止	备用物	备用物	可选地在	可选地在	备用物	各州举行	可选地在

<sup>1</sup> ICS 要求 IREFSTEN = 1，并且必须设置 LVDE 和 LVDSE 以允许停止操作。

<sup>2</sup> 如果需要带隔引用，则在进入停止之前，必须同时设置 SPMSC1 中的 LVDE 和 LVDSE 位。

<sup>3</sup> 如果选择 ICS 模块中的 32kHz 修剪时钟作为 RTI 的时钟源，则在进入停止之前必须同时设置 SPMSC1 中的 LVDE 和 LVDSE 位。

进入停止模式后，MCU 中的所有时钟都会停止。当 IREFSTEN 钻头被清除并电压调节器处于待机状态时，ICS 默认关闭。维护所有内部寄存器和逻辑的状态，以及 RAM 内容。保持 I/O 引脚状态。

停止退出是通过断言 RESET、已启用的任何异步中断或实时中断来完成的。异步中断是 KBI 引脚、LVD 中断或 ACMP 中断。

如果通过断言 RESET 引脚退出停止，MCU 将被重置，程序执行从 3FFD 的位置开始。如果通过异步中断或实时中断退出，则在 STOP 指令 w 的位置之后的下一个指令执行时将相应地执行。用户程序有责任探测唤醒 CPU 的相应中断源。

一个单独的自时钟源（≈1 kHz）用于实时中断，允许在没有外部组件的情况下从停止模式唤醒。当 RTIS = 000 时，实时中断功能和 1kHz 源将被禁用。当 1kHz 源被禁用时，功耗较低，但在该 ca 因此，实时中断无法将 MCU 从停止中唤醒。

ICS 模块中修剪的 32kHz 时钟也可以启用实时中断，以允许在没有外部组件的情况下从停止模式唤醒。通过设置启用 32kHz 时钟参考

#### 第 3 章 操作模式

IREFSTEN 位。为了使 ICS 在停止中运行，必须在进入停止之前同时设置 SPMSC1 中的 LVDE 和 LVDSE 位。

### 3.6.1 在停止模式下启用活动 BDM

如果设置了 BDCSCR 中的 ENBDM 位，则会启用从运行模式进入活动后台模式。此寄存器描述在 [开发支持](#) 本数据表的一章。如果在 CPU 执行 STOP 指令时设置了 ENBDM，则当 MCU 进入停止模式时，系统时钟到后台调试逻辑保持活动状态，因此后台调试通信仍然可能。此外，电压监管机构没有进入其低功耗备用状态；它保持全面的内部监管。

大多数后台命令在停止模式下不可用。Memory-access-with-status 命令不允许内存访问，但他们报告了一个错误，表明 MCU 处于停止或等待模式。如果设置了 ENBDM 位，背景命令可用于将 MCU 从停止唤醒并进入活动后台模式。在活动后台模式之后输入，所有后台命令都可用。

表 3-3 总结 MCU 在启用进入活动后台模式时停止的行为。

表 3-3. BDM 启用停止模式行为

形式	CPU	数字外围设备	ICS	ACMP	校准器	I/O 引脚	RTI
阻止	备用物	备用物	在...上	可选地在	在...上	各州举行	可选地在

### 3.6.2 在停止模式下启用 LVD

当电源电压低于 LVD 电压时，LVD 系统能够产生中断或复位。如果在 CPU 执行 STOP 指令时启用了停止（SPMISC1 中的 LVDE 和 LVDSE 位），则电压调节器将保持活动状态。

表 3-4 总结了启用 LVD 重置时停止的 MCU 行为。

表 3-4. LVD 启用停止模式行为

形式	CPU	数字外围设备	ICS	ACMP	校准器	I/O 引脚	RTI
阻止	备用物	备用物	可选地在	可选地在	在...上	各州举行	可选地在

## 第 4 章 记忆

### 4.1 记忆地图

MCU 的内存映射分为以下组：

- 使用微小和短的指令快速访问 RAM（0000-000E 美元）<sup>1</sup>
- 间接数据访问 D[X]（000E）
- D[X]的索引寄存器 X（000F）

<sup>1</sup> . Physical RAM in \$000E can be accessed through the D[X] register when the content of the index register X is \$0E.

- 常用的外围寄存器（0010-001E 美元）
- PAGESEL 寄存器（001F 美元）
- RAM（0020 美元-004 美元）
- 寻呼窗口（\$00C0-\$00FF）
- 其他外围寄存器（0200 美元-023F 美元）
- 非易失性存储器
  - SC9RS08KA2: 3800 美元-3FFF
  - SC9RS08KA1: 3C00 美元—3FFF

第 4 章 记忆

快速访问 RAM 14 字节
D[X]
注册 X
经常使用的寄存器
佩奇塞尔
公羊 48 字节
完整的
分页窗口
完整的
高页面寄存器

页面注册内容

页面注册内容

0000	快速访问 RAM 14 字节	美元 00 美元 0000 美元 00 美元	完整的
	D[X]	\$000D\$000D \$000E\$000E	
	注册 X	\$000F\$000F \$0010\$0010	
	经常使用的寄存器	\$001E\$001E \$001F\$001F \$0020\$0020	
	佩奇塞尔		
	公羊 48 字节	\$004F\$004F	
	完整的	\$00C0\$00C0	
	分页窗口	\$00FF\$00FF	
	完整的		
	0200	完整的	
	高页面寄存器	023F023F023F	
3800	完整的	美元 E0 美元	
			\$3C00\$F0
3 美	FLASH 2044 字节	元 FB3 美元 FFB 美元 3FFC3 美元 FFC 3FFD3FFD3FFD	
	NVOPT		
	闪光灯	\$3FFF\$3FFF	
			<b>SC9RS08KA2</b>

图 4-1。SC9RS08KA2 系列内存地图

## 4.2 未实现的内存

尝试在未实现的内存地址访问数据或指令将导致重置。

## 4.3 索引/间接寻址

寄存器 D[X]和寄存器 X 一起执行间接数据访问。寄存器 D[X]映射到地址\$000E。寄存器 X 位于地址\$000F。8 位寄存器 X 包含访问寄存器 D[X]时使用的地址。重置时，寄存器 X 被清除为零。通过编程寄存器 X，第一页上的任何位置（0000-\$00FF）都可以通过寄存器 D[X]进行读写。图 4-2 显示 D[X]和寄存器 X 之间的关系。例如，在 HC08/S08 语法中 *Lda, x* 相当于 *Lda D[X]* 在 RS08 编码中，当寄存器 X 已使用索引值编程时。

\$000E 的物理位置在 RAM 中。当寄存器 X 包含 0 美元时，通过 D[X]访问该位置会返回\$000E RAM 内容。\$000F 的物理位置是寄存器 X 本身。通过 D[X]读取位置返回寄存器 X 内容；写作 g 到位置修改寄存器 X。




图 4-2。间接寻址寄存器

## 4.4 RAM 和寄存器地址和位分配

可以使用微小、短和直接寻址模式指令访问快速访问 RAM 区域。对于微小的寻址模式指令，操作数与操作码一起编码为单个字节。

常用的寄存器可以使用短寻址模式指令来加快加载、存储和清除操作。对于短寻址模式指令，操作数与操作码一起编码为单个字节。

表 4-1。注册摘要

地址注册名称

位 7	6	5	4	3	2	1	位 0
快速访问 RAM							
位 7	6	5	4	3	2	1	位 0
位 7	6	5	4	3	2	1	位 0
0	0	PTAD5	PTAD4	PTAD3	PTAD2	PTAD1	PTAD0
0	0	PTADD5	PTADD4	0	0	PTADD1	PTADD0
—	—	—	—	—	—	—	—
顶点	ACBGS	ACF	ACIE	ACO	ACOPE	ACMOD	
0	CLKS	0	0	0	0	0	IREFSTEN
BDIV		0	0	LP	0	0	0
修剪							
0	0	0	0	0	CLKST	0	FTRIM
TOF	托伊	TRST	TSTP	0	0	0	0
0	0	CLKS		后记			
总数							
摩登派							
0	0	0	0	KBF	KBACK	KBIE	KBIMOD
—	—	KBIPE5	KBIPE4	—	KBIPE2	KBIPE1	KBIPE0
—	—	KBEDG5	KBEDG4	—	KBEDG2	KBEDG1	KBEDG0
AD13	AD12	AD11	AD10	AD9	公元 8	公元 7	AD6
公羊							
—	—	—	—	—	—	—	—
寻呼窗口							



0000 美元-000D 美元	—	—	—	—	—	—	—
000E 美元 D[X]¹	—	—	—	—	—	—	—
000F 美元英语字母中的第二十四字母	波尔	别针	警察	ILOP	伊拉德	0	LVD 0
00 美元 10PTAD	长袍	科普特人	停止	0	0	0	BKGDPE RSTPE
00 美元 11PTADD	—	—	—	KBI	ACMP	MTIM	RTI LVD
00 美元 12 未实现的	—	—	—	—	—	—	—
00 美元 13 ACMPSC	—	—	—	—	—	—	—
00 美元 14 ICSC1 00	—	—	—	—	—	—	—
美元 15 ICSC2	—	—	—	—	—	—	—
00 美元 16ICSTRM	—	—	—	—	—	—	—
00 美元 17ICSSC	—	—	—	—	—	—	—
00 美元 18MTIMSC	REV3	REV2	REV1	REV0	身份证		
00 美元 19MTIMCLK	身份证						
00 美元 1AMTIMCNT	—	—	—	—	—	—	—
00 美元 1BMTIMMOD	RTIF	RTIACK	RTICLKS	RTIE	0	RTIS	
00 美元 1CKBISC	LVDF	LVDACK	LVDIE	LVDRE	LVDSE	LVDE	0 BGBE
00 美元 1DKBIPE	—	—	—	—	—	—	—
00 美元 1EKBIES	—	—	—	—	—	—	—
001 美元 佩奇塞尔	—	—	—	—	—	—	—
0020 美元-	—	—	—	—	—	—	—
004 美元	—	—	—	—	—	—	—

0050 美元- 未实现的 00 美元 BF  
 \$00C0- \$00FF  
 0100 美元- 未实现的 01FF 美元  
 0200 美元 SRS  
 0201 美元 SOPT  
 0202 美元 SIP1  
 0203 美元 未实现的 0204 美元 矜持的  
 0205 美元 未实现的  
 0206 美元 SDIDH  
 0207 美元 SDIDL  
 0208 美元 SRTISC  
 0209 美元 SPMSC1  
 020 美元 A 矜持的  
 020 亿美元 矜持的

= 未实现或保留

表 4-1. 注册摘要 (续)

地址注册名称                      位 7                      6                      5                      4                      3                      2                      1                      位 0

020C 美元— 未实现的 020 美元	—	—	—	—	—	—	—	—
0210 美元 FOPT	0	0	0	0	0	0	0	SECD
0211 美元 FLCR	0	0	0	0	HVEN	质量	0	PGM
0212 美元— 预留 0213 美元	—	—	—	—	—	—	—	—
0214 美元— 未实现的 021F 美元	—	—	—	—	—	—	—	—
0220 美元 PTAPE	0	0	PTAPE5	PTAPE4	0	PTAPE2	PTAPE1	PTAPE0
0221 美元 PTAPUD	0	0	PTAPUD5	PTAPUD4	0	PTAPUD2	PTAPUD1	PTAPUD0
0222 美元 PTASE	0	0	PTASE5	PTASE4	PTASE3	0	PTASE1	PTASE0
0223 美元— 未实现的 023 美元	—	—	—	—	—	—	—	—

3 美元 FF8 矜持的	—	—	—	—	—	—	—	—
3FF9 美元 保留 3 美元 FFA <sup>2</sup> 矜持的	—	—	—	—	—	—	—	—
3 美元 FFB <sup>2</sup> 矜持的	保留用于室温 ICS 修剪							
3 美元 FFCNVOPT	矜持的							FTRIM
	0	0	0	0	0	0	0	SECD
	=未实现或保留							

- 1 当索引寄存器 X 的内容为 0E 时，可以通过 D[X]寄存器访问 000E 美元的物理 RAM。
- 2 如果使用未修剪的 MCU，应用程序可以使用 3FFA 和 3FFB 美元。

## 4.5 公羊

该设备包括两部分静态 RAM。使用更高效的微小寻址模式指令和短寻址模式指令，可以直接访问从 0000 美元到 000D 的位置。位置\$000E RAM 可以通过当注册表 X 为\$0E 时，D[X]注册，或者当 PAGESEL 注册为\$00 时，通过分页窗口位置\$00CE 注册。RAM 的第二部分从 0020 美元到 004F 美元不等，可以使用直接寻址模式指令进行访问。

当 MCU 处于低功耗等待和停止模式时，RAM 会保留数据。RAM 数据不受任何重置的影响，前提是电源电压不低于 RAM 保留的最小值。

## 4.6 闪光灯

闪存主要用于程序存储。电路内编程允许在应用程序产品最终组装后将操作程序加载到闪存中。可以通过单数组对整个数组进行编程电子线背景调试接口。由于该设备不包括片上充电泵电路，外部 V 代表是必需的用于编程和擦除操作。

### 4.6.1 特点

闪存的功能包括：

- 在典型电压和温度下，多达 1000 个程序/擦除周期
- Flash 的安全功能

### 4.6.2 闪存编程程序

闪存的编程是按行完成的。一行由 64 个连续字节组成，从地址 3X00 美元、3X40 美元、3X80 美元或 3XC0 开始。使用以下过程对一排闪存进行编程：

1. 应用外部 V 代表。
2. 设置 PGM 位。这配置了程序操作的内存，并允许为编程锁定地址和数据。
3. 在要编程的行的地址范围内，通过高页面访问窗口\$00C0-\$00FF 将任何数据写入任何 Flash 位置。（在数据写入操作之前，必须正确配置 PAGESEL 寄存器，以映射高页面访问 ng 窗口到相应的 Flash 行）。
4. 等一会儿， $t_{Nvs}$ 。
5. 设置 HVEN 钻头。
6. 等一会儿， $t_{pgs}$ 。
7. 将数据写入要编程的 Flash 位置。
8. 等一会儿， $t_{普罗格}$ 。
9. 重复步骤 7 和 8，直到行中的所有字节都已编程。
10. 清除 PGM 位。
11. 等一会儿， $t_{Nvh}$ 。12.清除 HVEN 位。
13. 一段时间后， $t_{Rcv}$ ，内存可以在读取模式下再次访问。
14. 移除外部 V 代表。

此程序序列在整个内存中重复，直到所有数据都经过编程。

#### 笔记

闪存无法通过从 Flash 位置执行的软件代码进行编程或擦除。要编程或擦除 Flash，必须从 RAM 或 BDC 命令执行命令。在擦除或程序序列期间，用户代码不应输入等待或停止。

这些操作必须按所示顺序执行；步骤之间可能会发生其他不相关的操作。

### 4.6.3 闪光大规模擦除操作

使用以下过程大规模擦除整个闪存：

1. 应用外部 V 代表。
2. 在闪存控制寄存器中设置 MASS 位。
3. 通过高页面访问窗口\$00C0-\$00FF 将任何数据写入任何 Flash 位置。（在数据写入操作之前，必须正确配置 PAGESEL 寄存器，以将高页面访问窗口映射到任何 Flash 位置）。
4. 等一会儿， $t_{Nvs}$ 。
5. 设置 HVEN 钻头。
6. 等一会儿我。
7. 清除质量位。
8. 等一会儿， $t_{Nvh1}$ 。
9. 清除 HVEN 位。
10. 一段时间后， $t_{Rcv}$ ，内存可以在读取模式下再次访问。
11. 移除外部 V 代表。

#### 笔记

闪存无法通过从 Flash 位置执行的软件代码进行编程或擦除。要编程或擦除 Flash，必须从 RAM 或 BDC 命令执行命令。用户代码不应在擦除或程序序列中输入等待或停止。

这些操作必须按照所示顺序执行，但步骤之间可能会发生其他不相关的操作。

### 4.6.4 安全

SC9RS08KA2 系列包括电路，有助于防止未经授权访问闪存的内容。当安全运行时，Flash 被视为安全资源。RAM、直接页面寄存器和后台调试控制器被认为是不安全的资源。试图通过后台调试接口访问安全内存位置，或者每当设置 BKGDPE 时，都会被阻止（读取返回所有 0）。

根据 FOPT 寄存器中非易失性寄存器位（SECD）的状态，安全性被接合或解除。在重置期间，非易失性位置 NVOPT 的内容从 Flash 复制到高页寄存器空间的工作 FOPT 寄存器中。罗马字母的第一个字母用户通过编程 NVOPT 来参与安全性

位置，可以在闪存编程的同时完成。请注意，擦除状态（SECD = 1）使 MCU 不安全。当 NVOPT 中的 SECD 编程时（SECD = 0），下次通过 POR、内部重置或外部重置重置设备时，会启用安全性。为了解除安全性，必须通过 BDM 命令进行大规模擦除，然后进行任何重置。

单独的后台调试控制器仍然可用于寄存器和 RAM 访问。闪存批量擦除可以通过写入遵循中列出的闪存批量擦除程序的闪存控制寄存器来进行第 4.6.3 节“闪光大规模擦除操作，”通过 BDM 命令。

通过以下步骤，始终可以通过后台调试界面解除安全性：

1. 通过后台 BDM 命令或 RAM 加载程序大规模擦除 Flash。
2. 执行重置，设备将在安全脱离的情况下启动。

### 笔记

当设备启动到正常运行模式时，重置时 MS 引脚很高，SECD 编程（SECD = 0），闪存安全性被启用。BKGDPE 重置为 0，所有 BDM 通信都被阻止，不允许后台调试。

## 4.7 闪存寄存器和控制位

闪存模块在闪存中有一个非易失性寄存器 NVOPT（3FFC），该寄存器在重置时复制到相应的控制寄存器 FOPT（0210 美元）。

### 4.7.1 闪存选项寄存器（FOPT 和 NVOPT）

在重置期间，非易失性位置 NVOPT 的内容从 Flash 复制到 FOPT。不使用位 7 到 1，始终读取 0。此寄存器可以随时读取，但写入没有意义或效果。要更改此寄存器中的值，像往常一样擦除并重新编程闪存中的 NVOPT 位置，然后发布新的 MCU 重置。

7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	SECD

字母 R

罗马字母的第 23 个字母

调整

此寄存器在重置期间从非易失性位置 NVOPT 加载。



= 未实现或保留

图 4-3. 闪存选项寄存器（FOPT）

表 4-2. FOPT 字段描述

字段	描述
0 SECD	<p><b>安全国家代码</b>—此位字段决定了 MCU 的安全状态。当 MCU 受到保护时，闪存的内容无法通过任何不安全来源的指令访问，包括后台调试接口；请参阅第 4.6.4 节“安全”。</p> <p>0 安全参与。</p> <p>1 安全脱离了。</p>

### 4.7.2 闪存控制寄存器 (FLCR)




图 4-4. 闪存控制寄存器 (FLCR)

表 4-3. FLCR 字段描述

字段	描述
3 HVEN	<b>高压启用</b> —此读/写位使闪存阵列的电压能够用于编程和擦除操作。只有在 PGM = 1 或 MASS = 1 并遵循程序或擦除的正确顺序时，才能设置 HVEN。 0 阵列禁用高压。 1 启用阵列的高压。
2 质量	<b>大规模擦除控制位</b> —此读/写位配置内存进行大规模擦除操作。0 未选择大规模擦除操作。 1 选择了大规模擦除操作。
0 PGM <sup>1</sup>	<b>程序控制位</b> —此读/写位配置程序操作的内存。PGM 与 MASS 位互锁，因此两个位不能等于 1 或同时设置为 1。 0 未选择程序操作。 1 选择了程序操作。

<sup>1</sup>当启用 Flash 安全时，写入 PGM 位没有效果。因此，不允许 Flash 编程。

### 4.8 页面选择注册 (PAGESEL)

在为分页访问保留的直接页面中有一个 64 字节的窗口 (\$00C0-\$00FF)。对页面选择寄存器进行编程，确定内存图上用于直接页面访问的相应 64 字节块。例如，当 PAGESEL 寄存器是 progr 时值为 08 美元，高页面寄存器 (0200-\$023F) 可以通过分页窗口 (00C0-00FF) 通过直接寻址模式说明访问。




图 4-5. 页面选择注册 (PAGESEL)

表 4-4. PAGESEL 字段描述

字段	描述
7:0 AD[13:6]	页面选择器—这些位定义了地址行位 6 到 13，该位决定了通过直接页面窗口访问的内存块的 64 字节块边界。看见图 4-6 和表 4-5。




图 4-6. 内存块边界选择器

表 4-5 显示要通过分页窗口访问的内存块 (00C0-00FF)。

表 4-5. \$00C0-\$00FF 的分页窗口

页	内存地址
00 美元	\$0000-\$003F
01 美元	\$0040-\$007F
02 美元	\$0080-\$00BF
03 美元	\$00C0-\$00FF
04 美元	0100 美元-013 美元
⋮	⋮
⋮	⋮
⋮	⋮
\$FE	\$3F80-\$3FBF
\$FF	\$3FC0-\$3FFF

笔记

物理位置\$0000-\$000E 是 RAM。物理位置\$000F 是寄存器 X。D[X]寄存器仅映射到地址\$000E。物理 RAM 在当 X 寄存器为 0E 或 PAGESEL 为\$00 时，\$000E 可以通过 D[X]寄存器访问。

当 PAGESEL 寄存器为 00 美元时，分页窗口被映射到第一页 (00-3F)。分页位置\$00C0-\$00CE 映射到物理位置\$0000-\$000E，即 RAM。分页位置\$00CF 映射到注册 X。因此，访问地址\$CE 返回 000E 美元的物理 RAM 内容，访问地址 000E 美元返回 D[X]寄存器内容。

## 第 5 章

### 重置、中断和通用系统控制

#### 5.1 简单介绍

本章讨论了基本的重置和中断机制以及 SC9RS08KA2 系列中重置和中断的各种来源。本数据表的其他章节更详细地讨论了来自外围模块的一些中断源。钷章节在一个地方收集有关所有重置和中断源的基本信息，以便于参考。一些重置和唤醒源，包括计算机正常运行（COP）看门狗和实时中断（RTI），不是片上 peri 的一部分 Pheral 系统有自己的章节，但却是系统控制逻辑的一部分。

#### 5.2 特点

重置和中断功能包括：

- 灵活的系统配置和可靠操作的多个重置源
- 系统重置状态寄存器（SRS），以指示最近重置的来源
- 系统中断待处理寄存器（SIP1）以指示待处理系统中断的状态
  - 带启用的模拟比较器中断 — 带启用的键盘中断
  - 低压检测中断，启用
  - 启用的模块计时器中断
  - 启用实时中断；基于单独的 1kHz 自时钟源的多个速率停止

#### 5.3 MCU 重置

重置 MCU 提供了一种从一组已知的初始条件开始处理的方法。在重置期间，大多数控制和状态寄存器被迫为初始值，程序计数器从 3FFD 的位置启动。JMP 指令（opcode \$BC）操作数位于 \$3FFE-\$3FFF 必须编程到用户应用程序中，以便正确重置操作。操作数定义了用户程序启动的位置。片上外围模块被禁用，I/O 引脚最初被配置红色作为通用高阻抗输入，禁用上拉/下拉下设备。

SC9RS08KA2 系列有七个重置源：

- 外部引脚重置（PIN）-在 SOPT 中使用 RSTPE 启用
- 开机重置（POR）
- 低压检测（LVD）

第 5 章 重置、中断和一般系统控制

- 计算机正常运行（COP）计时器



- 非法操作码检测 (ILOP)
- 非法地址检测 (ILAD)
- 后台调试通过 BDC 命令 BDC\_RESET 强制重置

除了后台调试强制重置外，每个源在系统重置状态寄存器 (SRS) 中都有一个关联位。

## 5.4 计算机正常运行 (COP) 看门狗

如果应用程序软件无法按预期执行，COP 监督程序旨在强制系统重置。为了防止系统从 COP 计时器重置 (启用时)，应用程序软件必须定期重置 COP 计数器。如果应用程序丢失，在过时前无法重置 COP 计数器，会生成系统重置，以迫使系统返回到已知的起点。

在任何重置后，COPE 都会设置在 SOPT 中，这使 COP 监督者成为可能 (请参阅第 5.8.2 节“系统选项寄存器 (SOPT)”，以获取更多信息)。如果应用程序中没有使用 COP 监视程序，可以通过清除 COPE 来禁用它。COP 计数器通过将任何值写入 SRS 的地址来重置。此写入不影响只读 SRS 中的数据。相反，写入此地址的行为被解码，并向 COP 计数器发送重置信号。

在 SOPT 中，COPT 控制着相关的短期和长期超时。表 5-1 总结了 COPT 位的控制功能。COP 看门狗从 1kHz 时钟源运行，默认为相关的长超时 ( $2^8$  周期)。

表 5-1. COP 配置选项

科普特人	COP 溢出计数 <sup>1</sup>
0	$2^5$ 周期 (32 毫秒)
1	$2^8$ 周期 (256 毫秒)

<sup>1</sup>此列中显示的值基于  $t_{RTI} \approx 1$  毫秒见  $t_{RTI}$  在 A.9.1 节“控制时间”，对于这个价值的容忍度。

即使应用程序将使用 COPE 和 COPT 的重置默认设置，用户也应该在重置初始化期间写入 SOPT 寄存器，以锁定设置。这样，如果应用程序丢失，它们就不会被意外更改。对 SOPT 的初始写入将重置 COP 计数器。

在后台调试模式下，COP 计数器不会增加。

当 MCU 进入停止模式时，COP 计数器在进入停止模式时被重新初始化为零。一旦 MCU 退出停止模式，COP 计数器就从零开始。

## 5.5 中断

SC9RS08KA2 系列不包括在 HC08 和 HCS08 设备上使用的带有矢量表查找机制的中断控制器。然而，来自 LVD、KBI 等模块的中断源，

ACMP 仍然可以将 CPU 从等待或停止模式唤醒。用户应用程序有责任轮询相应的模块，以确定唤醒的来源。

模块的每个唤醒源都与相应的中断启用位相关联。如果位被禁用，中断源是封闭的，该特定源无法将 CPU 从等待或停止模式唤醒。然而，相应的中断 flag 仍将被设置为指示发生了外部唤醒事件。

系统中断待处理寄存器（SIP1）指示系统待中断的状态。当启用 SIP1 的只读位时，它显示有一个待处理的中断要从指示的模块进行服务。写入寄存器位没有效果。当清除指定模块的所有相应中断标志时，挂起的中断标志将自动清除。

## 5.6 低压检测（LVD）系统

SC9RS08KA2 系列包括一个防止低压条件的系统，以保护内存内容，并在电源电压变化期间控制 MCU 系统状态。该系统由开机复位（POR）电路和 LVD 电路组成它具有预定义的跳闸电压。LVD 电路在 SPMSC1 中启用了 LVDE。除非在 SPMSC1 中设置 LVDSE，否则 LVD 在进入停止模式时将被禁用。如果 LVDSE 和 LVDE 都已设置，启用 LVD 的当前消耗量将很大□）

### 5.6.1 开机重置操作

当最初向 MCU 供电时，或者当电源电压低于  $V_{\text{时波}}$  水平，POR 电路将导致重置状态。随着电源电压的上升，LVD 电路将保持 MCU 的重置状态，直到电源上升到  $V_{\text{LVD}}$  水平。SRS 中的 POR 位和 LVD 位都是在 POR 之后设置的。

### 5.6.2 LVD 重置操作

通过将 LVDRE 设置为 1，可以将 LVD 配置为在检测到低电压条件时生成复位。发生 LVD 复位后，LVD 系统将保持 MCU 复位状态，直到电源电压高于  $V_{\text{级 LVD}}$ 。SRS 寄存器中的 LVD 位是在 LVD 重置或 POR 之后设置的。

### 5.6.3 LVD 中断操作

当检测到低电压条件并使用 SPMSC1 配置 LVD 电路进行中断操作（LVDE 集、LVDIE 集和 LVDRE 清除）时，将设置 SPMSC1 中的 LVDF，并发生 LVD 中断请求。

## 5.7 实时中断（RTI）

实时中断功能可用于生成周期性中断。RTI 由 1kHz 内部时钟参考或 ICS 模块的修剪 32kHz 内部时钟参考驱动。32kHz 内部时钟参考是分开的 D by 32 by RTI 逻辑产生一个修剪的 1kHz 时钟

适用于需要更准确的实时中断的应用程序。SRTISC 中的 RTICLKS 位用于选择 RTI 时钟源。当 MCU 处于运行、等待或停止模式时，可以使用 RTI 的 1kHz 和 32kHz 时钟源。对于 32kHz 时钟在停止中运行的源，SPMSC1 中的 LVDE 和 LVDSE 位必须在进入停止之前同时设置。

SRTISC 寄存器包括一个只读状态标志、一个只写确认位和一个 3 位控制值 (RTIS)，用于选择七个唤醒周期之一或禁用 RTI。RTI 有一个本地中断启用，RTIE，允许屏蔽实时中断。可以通过将每个 RTIS 位写入 0s 来禁用 RTI，并且不会生成中断。看见第 5.8.4 节“系统实时中断状态和控制寄存器 (SRTISC)”，了解有关此寄存器的详细信息。

## 5.8 重置、中断和系统控制寄存器和控制位

请参阅直接页面注册摘要第 4 章，“记忆”，用于所有寄存器的绝对地址分配。本节仅通过其名称来指寄存器和控制位。Freescale 提供的等式或头文件用于将这些名称转换为适当的绝对地址。

SOPT 寄存器中的一些控制位与操作模式有关。虽然这里提供了这些位的简要描述，但更详细地讨论了相关功能第 3 章，“操作模式”。

### 5.8.1 系统重置状态寄存器 (SRS)

这个高页面寄存器包括只读状态标志，以指示最近重置的来源。当调试主机通过 BDC\_RESET 命令强制重置时，SRS 中的所有状态位都将被清除。将任何值写入此寄存器地址 `clea` 在不影响此寄存器内容的情况下使用 COP 监督计时器。这些位的重置状态取决于导致 MCU 重置的原因。

7	6	5	4	3	2	1	0
波尔	别针	警察	ILOP	伊拉德	0	LVD	0
Wr 对 SRS 地址的任何价值都清除了 COP 监督 波尔。							
1	0	0	0	0	0	1	0

字母 R

罗马字母的第 23 个字母

POR:

LVR:     0           0           0           0           0           0           1           0

任何其他重   0           注 1           注 1           注 1           注 1           0           0           0

置:

1. 重置条目时处于活动状态的任何重置源都将导致设置相应的位；与重置条目时未激活的源对应的位将被清除。

图 5-1. 系统重置状态 (SRS)

表 5-2. SRS 字段描述

字段	描述
----	----

7 POR	<b>开机重置</b> —重置是由开机检测逻辑引起的。由于当时内部电源电压正在上升，低压复位（LVR）状态位也被设置为在内部电源低于 LVR 阈值时发生复位。 0 重置不是由 POR 引起的。 1 POR 导致重置。
6 别针	<b>外部重置引脚</b> —重置是由外部重置引脚上的主动-低电平引起的。0 重置不是由外部重置引脚引起的。 1 外部重置引脚导致重置。
5 警察	<b>计算机正常运行（COP）看门狗</b> —重置是由 COP 监管机构计时器超时引起的。此重置源可以被 COPE = 0 阻止。 0 重置不是由 COP 超时引起的。 1 COP 超时导致重置。
4 ILOP	<b>非法操作码</b> —重置是由试图执行未实现或非法操作码引起的。如果在 SOPT 寄存器中被 STOPE = 0 禁用，则 STOP 指令被视为非法。如果活动后台模式已禁用，则 BGDND 指令被视为非法在 BDCSC 寄存器中由 ENBDM = 0 领导。 0 重置不是由非法操作码引起的。 1 非法操作码导致重置。
3 伊拉德	<b>非法地址</b> —重置是由试图在未实现的内存地址访问数据或指令引起的。 0 重置不是由非法地址引起的。 1 非法地址导致重置。
1 LVD	<b>低压检测</b> —如果设置了 LVDRE 位，并且电源下降到 LVD 跳闸电压以下，将发生 LVD 复位。这个位也是由 POR 设置的。 0 重置不是由 LVD 行程或 POR 引起的。 1 LVD 跳闸或 POR 导致重置。

## 5.8.2 系统选项寄存器（SOPT）

这个高页寄存器是一次写入的寄存器，因此只接受重置后的第一次写入。它可以随时阅读。任何后续写入 SOPT 的尝试（有意或无意）都会被忽略，以避免意外更改这些敏感设置。必须在用户的重

置初始化程序期间编写 SOPT，以设置所需的控件，即使所需的设置与重置设置相同。

	7	6	5	4	3	2	1	0
	长袍	科普特人	停止	0	0	0	BKGDPE	RSTPE
	1	1	0	0	0	0	1（注 1）	第二十个罗马字母

字母 R

罗马字母的第 23 个字母

重置:

POR:	1	1	0	0	0	0	1 (注 1)	0
	<div style="border: 1px solid black; width: 80px; height: 20px; display: inline-block;"></div> = 未实现或保留		U = 未受影响					

**图 5-2。系统选项寄存器 1 (SOPT)**

1. 当设备重置为正常操作模式（重置期间 MS 高）时，如果闪存安全性解除，BKGDPPE 将重置为 1（SECD = 1）；如果闪存安全性启用，BKGDPPE 将重置为 0（SECD = 0）。当设备重置为活动 BDM 模式时（重置期间 MS 很低），BKGDPPE 总是重置为 1，以便允许 BDM 通信。


表 5-3。SOPT 寄存器字段描述

字段	描述
7 科普	<b>COP 看门狗启用</b> —此写入一次位选择 COP 看门狗是否启用。 0 COP 看门狗计时器已禁用。 1 启用 COP 看门狗计时器（超时强制重置）。
6 COPT	<b>COP 看门狗超时</b> —此写入位选择 COP 的超时周期。0 选择了短暂的超时期。 1 选择了长时间超时。
5 停止	<b>停止模式启用</b> —此写入一次位用于启用停止模式。如果停止模式被禁用，并且用户程序试图执行 STOP 指令，则强制进行非法操作码重置。 0 停止模式被禁用。 1 启用停止模式。
1 BKGDP1,2	<b>后台调试模式引脚启用</b> —设置时，此写入一次位使 PTA3/ACMPO/BKGD/MS 引脚能够作为 BKGD/MS 发挥作用。清除时，引脚仅作为其输出替代功能之一。在任何 MCU 重置后，此引脚默认为 BKGD/MS 功能。 0 PTA3/ACMPO/BKGD/MS 引脚功能为 PTA3 或 ACMPO。 1 PTA3/ACMPO/BKGD/MS 引脚功能为 BKGD/MS。
0 RSTPE	<b>重置引脚启用</b> —设置后，此写入位启用 PTA2/KBIP2/TCLK/RESET/V 代表固定功能 _____ 代表 作为 RESET。当清楚时，引脚作为其仅输入的替代功能之一。这个引脚是仅输入端口 _____ 代表 跟随 MCU POR 的功能。设置 RSTPE 时，在 RESET 上启用内部上拉设备。 0 PTA2/KBIP2/TCLK/RESET/V 代表引脚功能为 PTA2/KBIP2/TCLK/V 代表。 _____ 代表 1 PTA2/KBIP2/TCLK/RESET/V 代表引脚功能为 RESET/V 代表。

- 当设备重置为正常操作模式（重置期间 MS 高）时，如果闪存安全性解除，BKGDP1 将重置为 1（SECD = 1）；如果闪存安全性启用，BKGDP1 将重置为 0（SECD = 0）。当设备重置为活动 BDM 模式时（MS 重置期间低），BKGDP1 始终重置为 1，以便允许 BDM 通信。
- BKGDP1 只能从值 1 写一次到 0。不允许用户软件从值 0 写入 1。BKGDP1 只能通过 POR 更改回 1，或按注 1 所述在适当条件下重置。

### 5.8.3 系统设备识别寄存器（SDIDH、SDIDL）

包括这些高页面只读寄存器，因此主机开发系统可以识别 RS08 衍生品和修订号。这允许开发软件识别特定内存块、寄存器和控制位在目标 MCU 中的位置。



1. 硬编码到这些位的修订号反映了当前的硅修订级别。图 5-3。系统设备识别寄存器-高（SDIDH）

表 5-4. SDIDH 寄存器字段描述

字段	描述
7:4 REV[3:0]	<b>修订号</b> —高阶 4 位地址 SDIDH 是硬编码的，以反映当前的掩码集修订号 (0-F)。
3:0 ID[11:8]	<b>零件识别号</b> —RS08 家族中的每个衍生品都有一个唯一的识别号。SC9RS08KA2 系列硬编码为 0800 美元。另请参阅 ID 位图 5-4。




图 5-4. 系统设备识别寄存器-低 (SDIDL)

表 5-5. SDIDL 寄存器字段描述

字段	描述
7:0 ID[7:0]	<b>零件识别号</b> —RS08 家族中的每个衍生品都有一个唯一的识别号。SC9RS08KA2 系列硬编码为 0800 美元。另请参阅 ID 位图 5-3。

### 5.8.4 系统实时中断状态和控制寄存器 (SRTISC)

这个高页面寄存器包含 RTI 的状态和控制位。




图 5-5. 系统 RTI 状态和控制寄存器 (SRTISC)

表 5-6. SRTISC 寄存器字段描述

字段	描述
7 RTIF	<b>实时中断标志</b> —此只读状态位表示周期性唤醒计时器已过时。0 定期唤醒计时器没有计时。1 定期唤醒计时器已过时。
6 RTIACK	<b>实时中断确认</b> —此仅写入位用于确认实时中断请求 (写入 1 以清除 RTIF)。写 0 没有意义或效果。读取总是返回 0。

5 RTICKS	<p><b>实时中断时钟选择</b>—此读/写位选择实时中断的时钟源。</p> <p>0 实时中断请求时钟源是内部 1kHz 振荡器。</p> <p>1 实时中断请求时钟源是内部修剪的 32kHz 振荡器 (ICS 模块), 并在 RTI 逻辑中除以 32, 为 RTI 计数器生成修剪的 1kHz 时钟源。</p>
-------------	--

**表 5-6. SRTISC 寄存器字段描述 (续)**

字段	描述
4 RTIE	<p><b>实时中断启用</b>—此读写位支持实时中断。0 实时中断被禁用。</p> <p>1 启用实时中断。</p>
2:0 RTIS	<p><b>实时中断延迟选择</b>—这些读/写位选择 RTI 的句点。看见表 5-7。</p>

**表 5-7. 实时中断期**

RTIS	RTI 超时 <sup>1</sup>
000	禁用 RTI
001	8 毫秒
010	32 毫秒
011	64 毫秒
100	128 毫秒
101	256 毫秒
110	512 毫秒
111	1.024 s

<sup>1</sup> Timeout values shown based on RTI clock source of 1 ms period. Consult electricals for tolerances of internal 1-kHz source,  $t_{RTI}$  (Table A-8) and the internal 32-kHz from ICS (Table A-7).


**NOTE**

To power down the internal 1-kHz oscillator completely in MCU STOP mode, RTIS bits must be selected to %000 and RTICKS bit must be set to 1.



### 5.8.5 系统电源管理状态和控制 1 寄存器 (SPMSC1)

这个高页寄存器包含状态和控制位，以支持低压检测功能，并启用带差距电压参考，供 ACMP 和 LVD 模块使用。



<sup>1</sup> 这个位在重置后只能写一次。额外的写入被忽略。

图 5-6. 系统电源管理状态和控制 1 寄存器 (SPMSC1)

表 5-8. SPMSC1 寄存器字段描述

字段	描述
7 LVDF	<b>低电压检测标志</b> —提供 LVDE = 1，此只读状态位表示低压检测事件。
6 LVDACK	<b>低电压检测确认</b> —此仅写入位用于识别低压检测错误（写入 1 以清除 LVDF）。读取总是返回 0。
5 LVDIE	<b>低压检测中断启用</b> —此位启用 LVDF 的硬件中断请求。 0 硬件中断禁用（使用轮询）。 1 当 LVDF = 1 时请求硬件中断。
4 LVDRE	<b>启用低压检测重置</b> —此一次写入位允许低压检测事件生成硬件重置（提供 LVDE = 1）。 0 LVDF 不会生成硬件重置。 1 当 LVDF = 1 时强制重置 MCU。
3 LVDSE	<b>低压检测停止启用</b> —提供 LVDE = 1，此读/写位确定低压检测功能在 MCU 处于停止模式时是否运行。 0 在停止模式下禁用低压检测。 1 在停止模式下启用低压检测。
2 LVDE	<b>低电压检测启用</b> —此写入一次位启用低压检测逻辑，并限定此寄存器中其他位的操作。 0 LVD 逻辑已禁用。 1 启用 LVD 逻辑。
0 BGBE	<b>Bandgap 缓冲区启用</b> —此位为带隔电压参考启用内部缓冲区，供 ACMP 模块在其一个内部通道上使用。 0 Bandgap 缓冲区已禁用。 1 启用了 Bandgap 缓冲区。

## 5.8.6 系统中断待定寄存器 (SIP1)

这个高页面寄存器包含模块的挂起中断状态。



图 5-7. 系统中断待定寄存器 (SIP1)

表 5-9. SIP1 寄存器字段描述

字段	描述
4 KBI	<b>键盘中断待定</b> —此只读位表示 KBI 模块存在挂起的中断。清除 KBISC 寄存器的 KBF 标志会清除此位。重置也会清除这一点。 0 没有待处理的 KBI 中断；即 KBF 标志和/或 KBIE 位被清除。 1 有一个挂起的 KBI 中断；即设置了 KBF 标志和 KBIE 位。
3 ACMP	<b>模拟比较器中断待定</b> —此只读位表示 ACMP 模块存在挂起中断。清除 ACMPSC 寄存器的 ACF 标志会清除这一点。重置也会清除这一点。 0 没有挂起的 ACMP 中断；即 ACF 标志和/或 ACIE 位被清除。 1 有一个挂起的 ACMP 中断；即设置了 ACF 标志和 ACIE 位。
2 MTIM	<b>模块化计时器中断待处理</b> —此只读位表示 MTIM 模块存在挂起中断。清除 MTIMSC 寄存器的 TOF 标志可以清除这一点。重置也会清除这一点。 0 没有待处理的 MTIM 中断；即 TOF 标志和/或 TOIE 位被清除。 1 有一个待定的 MTIM 中断；即设置了 TOF 标志和 TOIE 位。
1 RTI	<b>实时中断待处理</b> —此只读位表示有来自 RTI 的挂起中断。清除 SRTISC 寄存器的 RTIF 标志会清除此位。重置也会清除这一点。 0 没有挂起的 RTI 中断；即 RTIF 标志和/或 RTIE 位被清除。 1 有一个挂起的 RTI 中断；即设置了 RTIF 标志和 RTIE 位。
0 LVD	<b>低压检测中断待处理</b> —此只读位表示低压检测模块存在待中断。清除 SPMSC1 寄存器的 LVDF 标志会清除此位。重置也会清除这一点。 0 没有待处理的 LVD 中断；即 LVDF 标志和/或 LVDE 位被清除。 1 有一个挂起的 LVD 中断；即设置了 LVDF 标志、LVDIE 和 LVDE 位。

## 第 6 章 并行输入/输出控制

本节解释了与并行输入/输出 (I/O) 和引脚控制相关的软件控制。足够的

SC9RS08KA2 系列有一个并行 I/O 端口，其中包括 6 针封装中的两个 I/O 引脚或四个 8 针封装中的 I/O 引脚，一个仅输出引脚和一个仅输入引脚。看见第 2 章，“[引脚和连接](#)”了解有关这些引脚的引脚分配和外部硬件考虑因素的更多信息。

所有这些 I/O 引脚都与片上外围功能共享，如图所示表 2-1。外围模块优先于 I/O，因此当启用外围时，与共享引脚关联的 I/O 功能将被禁用。重置后，共享外围功能被禁用，以便引脚由 I/O 控

制。所有 I/O 都配置为输入 ( $PTADDn = 0$ )，并禁用上拉/下拉设备 ( $PTAPEn = 0$ )，但仅输出引脚 PTA3 除外，它默认为 BKGD/MS 功能。

并行 I/O 的读写通过端口数据寄存器进行。方向，无论是输入还是输出，都通过端口数据方向寄存器控制。单个引脚的并行 I/O 端口功能如 b1 所示 Ock 图显示在图 6-1。




图 6-1. 并行 I/O 块图

数据方向控制位 ( $PTADDn$ ) 确定是否启用了相关引脚的输出缓冲区，并控制端口数据寄存器读取的源。关联引脚的输入缓冲区始终启用，除非引脚启用是一个模拟函数或一个仅输出引脚。

当为引脚启用共享数字功能时，输出缓冲区由共享功能控制。然而，数据方向寄存器位将继续控制端口数据寄存器的读取源。

当为引脚启用共享模拟功能时，输入和输出缓冲区都将被禁用。对于任何端口数据位，读取该位为输入（PTADDn = 0）且输入缓冲区被禁用的端口数据位，值为 0。一般来说，每当一个大头针被共享时 H 替代数字功能和模拟功能，模拟功能具有优先级，如果同时启用数字和模拟功能，模拟功能将控制引脚。

在将端口引脚的方向更改为输出之前，写入端口数据寄存器是一个很好的编程实践。这确保了引脚不会用碰巧在端口数据寄存器中的旧数据值临时驱动。

与并行 I/O 端口相关联的是位于高页寄存器空间的一组寄存器，这些寄存器独立于并行 I/O 寄存器运行。这些寄存器用于控制引脚的上拉/下拉和转率。看见第 6.3 节“引脚控制寄存器”了解更多信息。

## 6.1 低功耗模式下的引脚行为

在等待和停止模式下，所有引脚状态都保持不变，因为内部逻辑保持开机状态。恢复后，所有引脚功能与进入停止前相同。


## 6.2 并行 I/O 寄存器

本节提供有关与并行 I/O 端口关联的寄存器的信息。并行 I/O 寄存器位于内存映射的\$001F 内存边界内，因此可以使用短和直接寻址模式指令。

请参阅表格第 4 章，“记忆”，用于所有并行 I/O 的绝对地址分配。本节仅以其名称提及寄存器和控制位。Freescale Semiconductor 提供的等式或头文件通常用于将这些名称转换为适当的绝对地址。

### 6.2.1 端口 A 寄存器

端口并行 I/O 功能由本节中描述的数据和数据方向寄存器控制。



字母 R

罗马字母的第 23 个字母

重置:

图 6-2。端口 A 数据寄存器 (PTAD)

表 6-1。PTAD 寄存器字段描述

	7	6	5	4	3	2	1	0
	0	0	PTADD5	PTADD4	0	0	PTADD1	PTADD0
	0	0	0	0	0	0	0	0

字段	描述
5:0 PTAD[5:0]	<p><b>端口 A 数据寄存器位</b>—对于作为输入的端口 A 引脚，读取返回引脚上的逻辑电平。对于配置为输出的端口 A 引脚，读取返回写入此寄存器的最后一个值。写入锁定在此寄存器的所有位中。对于配置为输出的端口 A 引脚，逻辑电平被驱动到相应的 MCU 引脚。</p> <p>重置将PTAD强制为所有0，但这些0没有被驱逐出相应的引脚，因为重置还将所有端口引脚配置为高阻抗输入，并禁用上拉/下拉。</p>

字母 R

罗马字母的第 23 个字母

重置:

图 6-3。端口 A 数据方向寄存器 (PTADD)

表 6-2。PTADD 寄存器字段描述

字段	描述
5:4,1:0 PTADD[5:4,1:0]	<p><b>端口 A 位的数据方向</b>—这些读/写位控制端口 A 引脚的方向和 PTAD 读取的读取内容。</p> <p>0 输入（输出驱动程序禁用）和读取返回引脚值。</p> <p>1 输出驱动程序启用端口 A 位 n 和 PTAD 读取返回 PTADn 的内容。</p>

### 6.3 引脚控制寄存器

本节提供有关与用于引脚控制功能的并行 I/O 端口相关的寄存器的信息。


请参阅表格第 4 章，“记忆，用于引脚控制寄存器的绝对地址分配。本节仅通过其名称来指寄存器和控制位。Freescale Semiconductor 提供的等式或头文件通常用于将这些名称转换为适当的绝对地址。

### 6.3.1 端口 A 引脚控制寄存器

与端口 A 关联的引脚由本节提供的寄存器控制。这些寄存器控制独立于并行 I/O 寄存器的端口 A 引脚的引脚上拉/下拉和速率。

#### 6.3.1.1 内部拉拔设备启用

通过在拉动设备启用寄存器（PTAPEn）中设置相应的位，可以为每个端口引脚启用内部拉动设备。如果引脚被并行 I/O 控制逻辑或任何共享配置为输出，则拉动设备将被禁用 D 外围输出功能，无论相应的拉拔设备启用寄存器位的状态如何。如果引脚由模拟功能控制，拉拔装置也会被禁用。



字母 R

罗马字母的第 23 个字母

重置:

图 6-4. 内部拉拔设备启用端口 A 寄存器 (PTAPE)


表 6-3. PTAPE 寄存器字段描述

字段	描述
5:4,2:0 胶带[5:4,2:0]	<p><b>内部拉拔设备启用端口 A 位</b>—这些控制位中的每一个都决定了内部拉拔装置是否为关联的 PTA 引脚启用。对于配置为输出的端口 A 引脚，这些位没有效果，内部上拉设备被禁用。</p> <p>0 端口 A 位 n 的内部拉动装置被禁用。</p> <p>1 内部拉动设备为端口 A 位 n 启用。</p>

#### 6.3.1.2 上拉/下拉控制

上拉/下拉控制用于选择由相应的 PTAPE 位启用的上拉或下拉设备。





字母 R

罗马字母的第 23 个字母

重置:

图 6-5. 端口 A (PTAPUD) 的上拉/下拉设备控制


表 6-4. PTAPUD 寄存器字段描述

字段	描述
5:4,2:0 PTAPUD[5:4,2:0]	端口 A 位的上拉/下拉设备控制—这些控制位中的每一个都决定了是否为关联的 PTA 引脚选择了内部上拉或下拉设备。实际的上拉/下拉设备只能通过启用关联的 PTAPE 位来启用。0 为端口 A 位 n 选择内部上拉设备。 1 为端口 A 位 n 选择内部下拉设备。

### 6.3.1.3 输出流速率控制启用

通过在回摆速率控制寄存器 (PTASEn) 中设置相应的位, 可以为每个端口引脚启用回摆速率控制。启用后, 转子控制限制了输出可以转换的速率, 以减少 EMC 的排放。拆分率控制对配置为输入的引脚没有影响。

第 6 章并行输入/输出控制



字母 R

罗马字母的第 23 个字母

重置:

图 6-6. 端口 A 寄存器 (PTASE) 的拆分率启用

表 6-5. PTASE 寄存器字段描述

字段	描述

Chapter 6 Parallel Input/Output Control

<p>5:3;1:0 PTASE[5:3;1:0]</p>	<p><b>输出速率启用端口 A 位</b>—每个控制位都确定是否为相关的 PTA 引脚启用了输出速率控制。对于配置为输入的端口 A 引脚，这些位没有效果。</p> <p>0 端口 A 位 n 的输出速率控制被禁用。</p> <p>1 为端口 A 位 n 启用输出速率控制。</p>
-----------------------------------	---





# 第 7 章 键盘中断 (RS08KBIV1)

## 7.1 简单介绍

键盘中断 (KBI) 模块提供独立启用的外部中断源。




图 7-1。SC9RS08KA2 系列块图，突出显示 KBI 块和引脚

### 7.1.1 特点

KBI 的功能包括：

- 每个键盘中断引脚都有一个单独的引脚启用位
- 每个键盘中断引脚只能编程为下降边缘（或上升边缘），或同时下降边缘和低水平（或上升边缘和高水平）中断灵敏度
- 一个支持软件的键盘中断
- 退出低功耗模式

## 7.1.2 操作模式

本节定义了等待、停止和后台调试模式下的 KBI 操作。

### 7.1.2.1 在等待模式下操作

如果在执行 WAIT 指令之前启用，KBI 将继续在等待模式下运行。因此，如果启用了 KBI 中断 (KBIE = 1)，则可以使用已启用的 KBI 引脚 (KBPE<sub>n</sub> = 1) 使 MCU 退出等待模式。

### 7.1.2.2 在停止模式下操作

如果在执行 STOP 指令之前启用，KBI 将在停止模式下异步运行。因此，如果启用了 KBI 中断 (KBIE = 1)，则可以使用已启用的 KBI 引脚 (KBPE<sub>n</sub> = 1) 使 MCU 退出停止模式。

### 7.1.2.3 在活动后台模式下操作

当微控制器处于活动后台模式时，KBI 将继续正常运行。

## 7.1.3 方框图

显示了键盘中断模块的方框图图 7-2。




图 7-2。键盘中断 (KBI) 块图

## 7.2 外部信号描述

KBI 输入引脚可用于检测下降边缘，或同时检测下降边缘和低电平中断请求。KBI 输入引脚还可用于检测上升边缘，或同时检测上升边缘和高级中断请求。

KBI 的信号属性显示在表 7-1。

表 7-1。信号属性

信号	函数	I/O
KBIPn	键盘中断引脚	我

### 7.3 注册定义

KBI 包括三个寄存器：

- 8 位引脚状态和控制寄存器
- 8 位引脚启用寄存器
- 8 位边缘选择寄存器

请参阅直接页面注册摘要第 4 章，“记忆，”用于所有 KBI 寄存器的绝对地址分配。本节仅通过其名称来指寄存器和控制位。

KBI 寄存器汇总在表 7-2。

表 7-2. KBI 注册摘要

名字		7	6	5	4	3	2	1	0
KBISC	字母 R	0	0	0	0	KBF	0	KBIE	KBMOD
	罗马字母的第 23 个字母						KBACK		
KBIPE	字母 R	0	0	KBIPE5	KBIPE4	0	KBIPE2	KBIPE1	KBIPE0
	罗马字母的第 23 个字母								
KBIES	字母 R	0	0	KBEDG5	KBEDG4	0	KBEDG2	KBEDG1	KBEDG0

	罗 马 字 母 的 第 23 个 字 母								
--	---	--	--	--	--	--	--	--	--

### 7.3.1 KBI 状态和控制登记册 (KBISC)

KBISC 包含状态标志和控制位，用于配置 KBI。




图 7-3. KBI 状态和控制登记册 (KBISC)

表 7-3. KBISC 寄存器字段描述

字段	描述
3 KBF	<b>键盘中断标志</b> — KBF 表示检测到键盘中断。写入对 KBF 没有影响。0 未检测到键盘中断。 1 检测到键盘中断。
2 KBACK	<b>键盘确认</b> — 将 1 写入 KBACK 是清除旗帜机制的一部分。KBACK 总是读作 0。


第 7 章 键盘中断 (RS08KBIV1)

表 7-3. KBISC 注册字段描述 (续)

字段	描述
1 KBIE	<b>键盘中断启用</b> — KBIE 启用键盘中断请求。 0 键盘中断请求未启用。 1 启用了键盘中断请求。
0 KBMOD	<b>键盘检测模式</b> — KBMOD (以及 KBEDG 位) 控制键盘中断引脚的检测模式。 0 键盘仅检测边缘。 1 键盘可以检测边缘和水平。

### 7.3.2 KBI 引脚启用寄存器 (KPIPE)

KPIPE 包含引脚启用控制位。



字母 R

罗马字母的第 23 个字母

重置:


图 7-4. KBI 引脚启用寄存器 (KBIPE)

表 7-4. KBIPE 寄存器字段描述

字段	描述
5,4, 2:0 KBIPE <sub>n</sub>	<b>键盘引脚启用</b> —每个 KBIPE <sub>n</sub> 位都启用了相应的键盘中断引脚。0 相应引脚未作为键盘中断启用。1 个相应的引脚启用为键盘中断。

### 7.3.3 KBI 边缘选择寄存器 (KBIES)

KBIES 包含边缘选择控制位。



字母 R

罗马字母的第 23 个字母

重置:

图 7-5. KBI 边缘选择寄存器 (KBIES)

表 7-5. KBIES 注册字段描述

字段	描述
5,4, 2:0 KBEDG <sub>n</sub>	<b>键盘边缘选择</b> —每个 KBEDG <sub>n</sub> 位选择相应引脚的下降边缘/低水平或上升边缘/高水平功能。 0 下降边缘/低水平。 1 上升边缘/高水平。

## 7.4 功能描述

这个片上外围模块被称为键盘中断（KBI）模块，因为它最初旨在简化键盘交换机的行列矩阵的连接和使用。然而，这些输入作为额外的外部中断也很有用输入和作为从停止或等待低功耗模式中唤醒 MCU 的外部手段。

KBI 模块允许其引脚作为额外的中断源。写入键盘中断引脚启用寄存器（KBIPE）中的 KBIPEn 位会独立启用或禁用每个 KBI 引脚。每个 KBI 引脚都可以配置为边缘敏感或边缘并根据键盘中断状态和控制寄存器（KBISC）中的 KBMOD 位进行级别敏感。边缘敏感可以被编程为下降或上升的软件；水平可以是低或高。边缘或边缘和 1 的极性使用键盘中断边缘选择寄存器（KBIES）中的 KBEDGn 位选择 level 灵敏度。

同步逻辑用于检测边缘。在检测边缘之前，启用的键盘输入必须处于去断言的逻辑级别。当启用的键盘输入信号在一个 bu 期间被视为逻辑 1（去断言的水平）时，会检测到下降边缘 S 周期，然后是下一个周期的逻辑 0（断言水平）。当输入信号在一个总线周期中视为逻辑 0，然后在下一个周期中视为逻辑 1 时，会检测到上升边缘。

### 7.4.1 仅边缘灵敏度

已启用的 KBI 引脚上的有效边缘将在 KBISC 中设置 KBF。如果在 KBISC 中设置了 KBIE，将向 CPU 显示中断请求。清除 KBF 是通过在 KBISC 中写一个 1 到 KBACK 来完成的。

### 7.4.2 边缘和水平灵敏度

已启用的 KBI 引脚上的有效边缘或级别将在 KBISC 中设置 KBF。如果在 KBISC 中设置了 KBIE，将向 CPU 显示中断请求。清除 KBF 是通过在 KBISC 中向 KBACK 写入 1 来完成的，前提是所有启用的键盘输入都处于去断言的水平。如果在尝试通过向 KBACK 写入 1 来清除时断言任何已启用的 KBI 引脚，KBF 将保持设置。

### 7.4.3 KBI 上拉/下拉设备

当启用 KBI 引脚时，KBI 引脚不会自动配置内部上拉/下拉设备。可以通过配置关联的 I/O 端口拉取设备启用寄存器（PTAPE）和上拉/下拉控制寄存器（PTAPUD）来使用内部拉取设备。

### 7.4.4 KBI 初始化

首次启用键盘中断引脚时，可能会获得虚假的键盘中断标志。为了防止在键盘初始化期间出现虚假中断请求，用户应执行以下操作：

1. 掩码键盘通过在 KBISC 中清除 KBIE 来中断。
2. 如果使用内部上拉/下拉设备，请配置关联的 I/O 端口上拉/下拉设备。
3. 通过在 KBIES 中设置适当的 KBEDGn 位来启用 KBI 极性。



4. 通过在 KBIPE 中设置适当的 KBIPE<sub>n</sub> 位来启用 KBI 引脚。

#### 第 7 章 键盘中断 (RS08KBIV1)

5. 在 KBISC 中写信给 KBACK，以清除任何虚假中断。
6. 在 KBISC 中设置 KBIE 以启用中断。

## 第 8 章

# 中央处理器单元（RS08CPUV1）

### 8.1 简单介绍

本章总结了有关 RS08 系列 CPU 的寄存器、寻址模式和指令集的信息。有关更详细的讨论，请参阅 RS08 核心参考手册，第 1 卷，Freescale Semiconductor 文档订单号 RS08RMv1。

RS08 CPU 的开发旨在使用独立于过程的设计方法针对成本极低的嵌入式应用程序，使其能够跟上硅处理技术的快速发展。

RS08 核心的主要特点是：

- 简化的程序员模型
- 带有次要指令扩展的 HCS08 指令集子集
- 成本敏感型嵌入式应用程序的最小指令集
- 影子程序计数器操作、SHA 和 SLA 的新说明
- 用于代码大小优化的新短和微小寻址模式
- 16K 字节可访问的内存空间
- 重置将从 3FFD 中获取第一个指令
- 通过执行 STOP 和 WAIT 指令来支持低功耗模式
- 使用后台调试控制器模块进行调试和 FLASH 编程支持
- 带有重置的非法地址和操作码检测

### 8.2 程序员模型和 CPU 寄存器

图 8-1 显示 RS08 CPU 的程序员模型。这些寄存器不位于微控制器的内存图中。它们直接构建在 CPU 逻辑中。




图 8-1。CPU 寄存器

除了 CPU 寄存器外，还有期间与核心地址生成紧密索引寄存器 (X) 和页面分别位于 000E 美元、000F

三个内存映射寄存器，在数据读写操作耦合。它们是索引数据寄存器 (D[X])、选择寄存器 (PAGESEL)。这些寄存器美元和 001F 美元。




图 8-2。内存映射寄存器

### 8.2.1 累加器 (A)

这个通用的 8 位寄存器是 RS08 MCU 的主要数据寄存器。数据可以通过负载累加器 (LDA) 指令从内存读取到 A 中。A 中的数据可以通过存储累加器 (STA) 指令写入内存。各种添加器 Essing 模式变化允许在指定加载或存储指令中涉及的内存位置方面具有很大的灵活性。交换指令允许在 A 和 SPC 高 (SHA) 之间以及 A 和 SPC 低 (SLA) 之间交换值。

算术、移位和逻辑操作可以对 A 中的值执行，如 ADD、SUB、RORA，印加、德卡和、奥拉、EOR 等。在其中一些指令中，如 INCA 和 LSLA，A 中的值是唯一的输入操作数，结果取代了 A 中的值。在其他情况下，如 ADD 和 AND，有两个操作数：A 中的值和内存中的第二个值。算术或逻辑运算的结果取代了 A 中的值。

一些指令，如内存到内存移动指令 (MOV)，不使用累加器。DBNZ 还解除了 A，因为它允许在内存变量而不是累加器中实现循环计数器。

在重置期间，累加器加载了 00 美元。

## 8.2.2 程序计数器 (PC)

程序计数器是一个 14 位寄存器，包含要获取的下一个指令或操作数的地址。

在正常执行期间，每次获取指令或操作数时，程序计数器会自动增加到下一个顺序内存位置。跳转、分支和返回操作下一个顺序位置以外的地址加载程序计数器。这被称为改变流程。

在重置期间，程序计数器加载了 3FFD 美元，程序将从这个特定位置开始执行。

## 8.2.3 影子程序计数器 (SPC)

影子程序计数器是一个 14 位寄存器。在使用 JSR 或 BSR 指令的子程序调用期间，返回地址将保存到 SPC 中。子程序完成后，RTS 指令将恢复程序的内容来自影子程序计数器的计数器。

在重置期间，阴影程序计数器加载了 3 美元 FFD。

## 8.2.4 条件代码寄存器 (CCR)

2 位条件代码寄存器包含两个状态标志。RS08 中的 CCR 内容不可直接读取。CCR 位可以使用 BCC 和 BEQ 等条件分支指令进行测试。这两个寄存器位可以通过 BDC 接口直接访问。以下段落提供了有关 CCR 位及其使用方式的详细信息。图 8-3 识别 CCR 位及其位位置。

条件代码注册表




图 8-3. 条件代码寄存器 (CCR)

重置后，状态位 (Z 和 C) 被清除为 0。

这两个状态位表示算术和其他指令的结果。条件分支指令要么分支到新的程序位置，要么允许程序继续执行分支之后的下一个指令，具体取决于 CCR 状态位中的值。条件分支指令，如 BCC、BCS 和 BNE，根据单个 CCR 位的状态导致分支。

通常，条件分支立即遵循导致 CCR 位更新的指令，如下顺序：

厘米 #5 ;比较蓄能器 A 到 5 blo 较低的 ;分支, 如果 A 小 5 更多:  
deca; 如果 A 不高于或相同于 5, 请这样做:

测试和条件分支之间可以执行其他指令，只要使用的唯一指令是那些不干扰影响条件分支的 CCR 位的指令。例如，测试是在子程序或功能中执行的在子程序返回主程序之前，条件分支不会被执行。这是一种参数传递形式（即信息以条件代码位返回给调用程序）。

Z — 零旗

Z 位设置为表示操作结果为 00 美元。

分支如果相等（BEQ）和分支如果不相等（BNE）是简单的分支，仅基于 Z 位中的值进行分支。所有加载、存储、移动、算术、逻辑、移位和旋转指令都会导致 Z 位更新。

### C — 携带

在加法操作后，如果源操作数都大于或等于 80 美元，或者如果其中一个操作数大于或等于 80 美元，并且结果小于 80 美元，则设置 C 位。这相当于无符号溢出。减法或比较从 CPU 寄存器的内容中执行内存操作数的减法，因此在减法操作后，如果内存操作数的无符号值大于 CPU 寄存器的无符号值，则设置 C 位。这是等价的 T 到未签名的借款或溢出。

分支如果携带清除（BCC）和分支如果携带集（BCS）是仅基于 C 位值的分支。C 位也被无符号分支 BLO 和 BHS 使用。添加、减去、移动和旋转指令导致 C 位更新。分支 if 位集（BRSET）和分支 if 位清除（BRCLR）指令将测试位复制到 C 位中，以促进高效的串行到并行转换算法。设置携带（SEC）和清除携带（CLC）允许设置或清除携带位直接红色。这与移位和旋转指令相结合，以及将状态信息从子例程传回 C 位的主程序的例程非常有用。

C 位包含在移位和旋转操作中，因此这些操作可以轻松扩展到多字节操作数。移位和旋转操作可以被视为 9 位移位，包括 8 位操作数或 CPU 寄存器和 CCR 的承载位。逻辑移位后，C 保存从 8 位操作数中移出的位。如果接下来使用旋转指令，则该 C 位移入操作数进行旋转，从操作数的另一端移出的位将取代 value in C，因此可以在后续旋转指令中使用。

## 8.2.5 索引数据寄存器（D[X]）

这个 8 位索引数据寄存器允许用户访问由 X 索引的直接页面地址空间中的数据。此寄存器驻留在内存映射位置 \$000E。有关 D[X] 寄存器的详细信息，请参阅第 8.3.8 节，“索引寻址模式（IX，由伪指令实现）。”

## 8.2.6 索引寄存器（X）

这个 8 位索引寄存器允许用户索引或寻址直接页面地址空间中的任何位置。

此寄存器位于内存映射位置 \$000F。有关 X 寄存器的详细信息，请参阅第 8.3.8 节，“索引寻址模式（IX，由伪指令实现）。”

## 8.2.7 页面选择注册（PAGESEL）

此 8 位页面选择寄存器允许用户通过位于 \$00C0 至 \$00FF 的页面窗口访问整个 16K 字节地址空间中的所有内存位置。此寄存器驻留在内存映射位置 \$001F。有关 PAGESEL 寄存器的详细信息，请参阅 RS08 核心参考手册。

## 8.3 寻址模式

每当 MCU 从内存中读取信息或将信息写入内存时，都会使用寻址模式来确定读取或写入信息的确切地址。本节解释了几种寻址模式以及每种模式的使用方式在不同的编程情况下。

每个操作码都告诉 CPU 以某种方式执行某种操作。许多指令，如负载累加器（LDA），允许几种不同的方法来指定要操作的内存位置，每个寻址模式变化都需要单独的操作码。所有这些变体都使用相同的指令助记符，汇编器根据操作数字段的语法和位置知道使用哪个操作码。在某些情况下，特殊字符用于指示特定的寻址模式（suCh 作为#[pound]符号，表示立即寻址模式）。在其他情况下，操作数的值告诉汇编器要使用哪种寻址模式。例如，汇编器选择短寻址模式，而不是直接寻址模式，如果操作数地址从\$0000 到\$001F。除了允许汇编器根据操作数地址选择寻址模式外，汇编器指令还可以使用“>”或“<”前缀强制直接或微小/短寻址模式 E 操作数，分别。

有些指令使用多种寻址模式。例如，移动指令使用一种寻址模式从内存访问源值，使用第二种寻址模式访问目标内存位置。对于这些移动说明，两者都文档中列出了寻址模式。所有分支指令都使用相对（REL）寻址模式来确定分支的目的地，但 BRCLR、BRSET、CBEQ 和 DBNZ 也必须访问内存操作数。这些说明是分类的通过用于内存操作数的寻址模式，并假设分支偏移的相对寻址模式。

以下段落中的讨论包括每个寻址模式的工作原理，以及指示汇编器使用特定寻址模式的语法线索。

### 8.3.1 固有寻址模式（INH）

当 CPU 本质上知道完成指令所需的一切，并且源代码中没有提供寻址信息时，则使用此寻址模式。通常，CPU 需要的操作数位于 CPU 的内部寄存器中，一个在 LSLA、CLRA、INCA、SLA、RTS 等中。一些固有指令，包括无操作（NOP）和背景（BGND），没有操作数。

### 8.3.2 相对寻址模式（REL）

相对寻址模式用于指定相对于程序计数器的分支指令的偏移地址。通常，程序员在分支指令的操作数字段中使用程序标签或表达式指定目的地；汇编器计算位置计数器（指向当时分支指令后的下一个地址）与操作数字段中标签或表达式表示的地址之间的差值。这种差异被称为 Fset 是一个 8 位二的补码。汇编器将此偏移量存储在分支指令的对象代码中。

在执行过程中，CPU 评估控制分支的条件。如果分支条件为真，CPU 符号将偏移量扩展到 14 位值，将偏移量添加到当前 PC 中，并将其用作获取下一个 ins 的地址 Truction 并继续执行，而不是用分支之后的下一个指令继续执行。由于偏移量是 8 位二的补值，因此目的地必须在以下地址的 -128 到+127 位置范围内是分支指令的目标代码的最后一个字节。

创建一个简单的无限循环的常见方法是使用分支指令，该指令分支到自己。这有时用于在调试期间结束短代码段。通常，要摆脱这个无限循环，请使用调试主机（通过后台 comMands）停止程序，检查寄存器和内存，或从新位置开始执行。此结构不用于普通应用程序，除非程序检测

到错误并希望强制 COP 监督 Mer 到超时。（无限循环中的分支重复执行，直到看门狗计时器最终导致重置。）

### 8.3.3 即时寻址模式 (IMM)

在此寻址模式下，操作数位于指令流中操作码之后。当程序员希望使用编写程序时已知的显式值时，使用此寻址模式。#（磅）符号是用于告诉汇编器将操作数用作数据值，而不是访问所需值的地址。

即时操作数的大小总是 8 位。汇编程序将根据需要自动截断或扩展操作数，以匹配指令所需的大小。如果提供了 16 位操作数，大多数汇编程序都会生成警告。

程序员有责任使用#符号来告诉汇编者何时使用即时寻址。汇编器不认为省略#符号是错误，因为生成的语句仍然是有效的指令（alth 这可能意味着与程序员的意图不同）。

### 8.3.4 微小寻址模式 (TNY)

TNY 寻址模式只能寻址地址图中的前 16 字节，从 0000 美元到 0000F 美元。此寻址模式适用于 INC、DEC、ADD 和 SUB 指令。可以通过在这个内存领域放置最计算密集型的数据来优化系统。

由于 4 位地址嵌入在操作码中，因此指令中必须只包含最不重要的地址四位；这节省了程序空间和执行时间。在执行过程中，CPU 向 4 位操作数添加 10 个高阶 0 地址并使用组合的 14 位地址（000x）来访问预期的操作数。

### 8.3.5 短寻址模式 (SRT)

SRT 寻址模式只能寻址地址图中的前 32 字节，从 \$0000 到 \$001F。此寻址模式适用于 CLR、LDA 和 STA 指令。可以通过在这个内存领域放置最计算密集型的数据来优化系统。

由于 5 位地址嵌入在操作码中，因此指令中必须只包含最不重要的五位地址；这节省了程序空间和执行时间。在执行过程中，CPU 在 5 位操作数中添加了九个高阶 0D 地址并使用组合的 14 位地址（000x 或 001x 美元）来访问预期的操作数。

### 8.3.6 直接寻址模式 (DIR)

DIR 寻址模式用于访问位于直接地址空间（0000 美元至 00FF）的操作数。

在执行过程中，CPU 在操作码后面的直接地址操作数的低字节中添加了六个高阶 0。CPU 使用组合的 14 位地址（00xx 美元）来访问预期的操作数。

### 8.3.7 扩展寻址模式 (EXT)

在扩展寻址模式下，操作数的 14 位地址包含在操作码后接下来两个字节的低阶 14 位的对象代码中。此寻址模式仅用于 RS08 MCU 中跳转目标地址的 JSR 和 JMP 指令。

### 8.3.8 索引寻址模式 (IX, 通过伪指令实现)

索引寻址模式有时被称为间接寻址模式，因为索引寄存器被用作访问预期操作数的参考。

索引寻址模式的一个重要特征是，操作数地址在执行期间根据位于内存映射 \$000F 的 X 索引寄存器的当前内容计算，而不是在程序汇编期间确定的常量地址位置。这允许编写一个程序，该程序根据早期程序指令的结果访问不同的操作数位置（而不是访问编写程序时确定的位置）。

RS08 系列支持的索引寻址模式使用位于 \$000F 的寄存器 X 作为索引，位于 \$000E 的 D[X] 寄存器作为索引数据寄存器。通过对索引寄存器 X 进行编程，可以直接页面中的任何位置都可以读/写 n 通过索引数据寄存器 D[X]。

通过使用 D[X] 作为操作数，这些伪指令可以与所有支持直接、短和微小寻址模式的指令一起使用。

## 8.4 特别行动

CPU 所做的大部分工作都由指令集描述，但必须考虑一些特殊操作，例如在首次应用电源后，CPU 如何在应用程序开始时启动。程序开始运行后，current 指令通常决定 CPU 接下来会做什么。两个特殊事件可能导致 CPU 暂时暂停正常程序执行：

- 重置事件迫使 CPU 在应用程序开始时重新开始，这迫使执行从 3FFD 开始。
- 主机开发系统可能导致 CPU 进入活动后台模式，而不是继续应用程序中的下一个指令。

### 8.4.1 重置序列

处理从重置事件的后缘开始。可能导致重置事件的事物数量可能因 RS08 衍生而略有不同；然而，最常见的来源是：开机

重置，外部重置引脚，低压重置，COP 看门狗超时，非法操作码检测和非法地址访问。有关 MCU 如何识别重置事件并确定内部和外部原因之间差异的更多信息，重新 Fer 到 [重置和中断](#) 章节。

重置事件迫使 MCU 立即停止它正在做的事情，并开始响应重置。任何正在处理的指令都将立即中止，而不会完成任何剩余的时钟周期。一系列简短的活动已经完成，以确定重置的来源是内部还是外部，并记录重置的原因。在剩余时间内，重置源保持活动状态，内部时钟停止以节省



电力。在重置事件的后缘，时钟恢复，CPU退出重置条件。程序计数器重置为\$3FFD，重置发布后将启动指令获取。

为了使设备在重置后从 3FFD 开始从片上内存中执行代码，必须注意不要在重置结束时将 BKDG 引脚压低，因为这将迫使设备进入活动后台模式，CPU 将等待一个命令 D 来自后台通信界面。

## 8.4.2 中断

RS08 中的中断机制不用于中断指令的正常流；它用于从等待和停止模式中唤醒 RS08。在运行模式下，中断事件必须由 CPU 轮询。中断功能与 Freesca 不兼容 1e 的 HC05、HC08 或 HCS08 家族。

## 8.4.3 等待和停止模式

分别通过执行 WAIT 或 STOP 指令进入等待和停止模式。在这些模式下，CPU 的时钟被关闭以节省电力，CPU 活动被暂停。CPU 保持这种低功耗状态，直到中断或重置事件唤醒它。请参考[重置和中断](#)关于等待和停止对其他设备外围设备的影响的章节。

## 8.4.4 主动后台模式

活动后台模式是指 CPU 停止执行用户程序指令并等待来自后台调试系统的串行命令的条件。参考[开发支持](#)有关活动后台模式的详细信息的章节。

算术左移伪指令也可用，因为它的操作与逻辑左移相同。

## 8.5 简要说明表

### 指令集摘要命名法

这里列出的术语用于说明说明表 8-1 穿过表 8-2。

### 运营商

( )	=	括号内显示的寄存器或内存位置的内容
←=		加载（阅读：“获取”）
↔	=	交换与
&	=	布尔和
	=	布尔或
⊕	=	布尔独家-OR
冒号:	=	把...联系起来
+	=	补充

### CPU 寄存器

罗马字母的第一累加器

个字母 =

- CCR = 条件代码寄存器
- 电脑 = 程序计数器
- PCH = 程序计数器, 高阶 (最重要) 六位
- PCL = 程序计数器, 低阶 (至少重要) 八位
- SPC = 影子程序计数器
- SPCH = 影子程序计数器, 高阶 (最重要) 六位
- SPCL = 影子程序计数器, 低阶 (最重要) 八位

**记忆和寻址**

罗马字母的第十三个字母 = 内存位置或绝对数据, 取决于寻址模式关系 = 相对偏移量, 即存储在分支指令对应的机器代码最后一个字节中的两个补码英语字母中的第二十四字母 = 伪索引寄存器, 内存位置 000F 美元, X 或 D[X] = 内存位置\$000E 指向伪索引寄存器定义的内存位置 (位置\$000F)

**条件代码寄存器 (CCR) 位**

罗马字母表第 26 个字  
母 = 零指标 C =  
携带/借用

**CCR 活动符号**

- = 位不受影响
- 0 = 位被迫为 0
- 1 = 有点被迫到 1
- | = 根据操作结果设置或清除位
- 第 = 操作后未定义
- 二
- 十
- 一
- 个
- 罗
- 马
- 字
- 母

**机器编码符号**

- 女儿 = 低阶八位直接地址\$0000-\$00FF（高字节假设为 00 美元）
- 二 = 一个字节的即时数据
- Hh = 高阶 6 位 14 位扩展地址，前缀为 2 位 0
- LI = 14 位扩展地址的低阶字节
- Rr = 相对偏移

### 来源形式

源中的所有内容都形成列，除了等体字符的表达，是字面信息，必须完全如图所示出现在汇编源文件中。最初的 3 到 5 个字母的助记符总是字面表达式。所有逗号、磅符号 (#)、括号和加号 (+) 都是字面字符。

第一 任何在 0-7 范围内计算为单个整数的标签或表达式。

十  
四  
个  
英  
文  
字  
母

英 — 任何在 0-\$F 范围内求值为单个十六进制整数的标签或表达式。

语  
字  
母  
中  
的  
第  
二  
十  
四  
个  
字  
母

**Opr8i** — 任何评估为 8 位即时值的标签或表达式。

**Opr4a** — 任何评估为微小地址（4 位值）的标签或表达式。该指令将此 4 位值视为 16K 字节地址空间（0000-000F）中地址的低阶四位。这个 4 位值嵌入了操作码中的低阶四位。

**Opr5a** — 任何评估为短地址（5 位值）的标签或表达式。该指令将此 5 位值视为 16K 字节地址空间（0000-001F）中地址的低阶五位。这个 5 位值嵌入在操作码的低阶 5 位中。


- Opr8a** — 任何评估为 8 位值的标签或表达式。该指令将此 8 位值视为 16K 字节地址空间中地址的低阶 8 位 (\$0000-\$00FF)。
- Opr16a** — 任何计算为 14 位值的标签或表达式。在 RS08 核心上，上两个位总是 0。该指令将此值视为 16K 字节地址空间中的地址。
- 关系** — 任何引用 -128 以内的地址的标签或表达式 + 当前指令对象代码最后一个字节后下一个地址的 127 个位置。汇编器将计算 8 位有符号偏移量，并将其包含在此指令的对象代码中。

### 地址模式

- INH = 固有 (无操作数)
- IMD = 立即直接 (在 MOV 指令中)
- IMM = 立即的
- 女儿 = 直接到直接 (在 MOV 指令中)
- 迪尔 = 直的
- SRT = 游击手位置
- TNY = 极小的
- 扩展 = 延长了的
- REL = 8 位相对偏移

表 8-1. 指令集摘要 (第 1 页, 共 6 页)

来源表格	描述	操作	影响 CCR		地址形式	操作码	运算元	周期
			罗马字母表第 2 6 个字母	字母 C				
ADC #Opr8i ADC Opr8a ADC, X <sup>(1)</sup> ADC X	随身携带添加	罗马字母的第一个字母 ← (A) + (M) + (C) 罗马字母的第一个字母 ← (A) + (X) + (C)	;	;	IMM 迪尔 九 迪尔	A9 B9 B9 B9	二 Dd 0E 0F	2 3 3 3
添加 #Opr8i 补充 Opr8a 补充 Opr4a 添加, X <sup>(1)</sup> 添加 X	无需携带即可添加	罗马字母的第一个字母 ← (A) + (M)	;	;	IMM 迪尔 TNY 九 迪尔	腹肌 BB 6 英语 字母中的第二	二 女儿	2 3 3 3 3

					十四个字母 6E 6楼		
和#Opr8i 和 Opr8a 和, X <sup>(1)</sup> 和 X	逻辑和	罗马字母的第一个字母← (A) 和 (M) 罗马字母的第一个字母← (A) 和 (X)	 —	IMM 迪尔 九 迪尔	A4 B4 B4 B4	二 Dd 0E 0F	2 3 3 3
ASLA <sup>(1)</sup>	算术左移		 	INH	48		1
BCC 关系	分支, 如果携带位清除	电脑← (PC) + 0002 美元 + 关系, 如果 (C) = 0	— —	REL	34	Rr	3
BCLR 第十四个英文 字母, Opr8a  BCLRN, D[X]  BCLR 第十四个英文 字母, X	内存中的清除位 n	明尼苏达州←0	— —	DIR (b0) DIR (b1) DIR (b2) DIR (b3) DIR (b4) DIR (b5) DIR (b6) DIR (b7) 九 (b0) 九 (b1) 九 (b2) 九 (b3) 九 (b4) 九 (b5) 九 (b6) 九 (b7) DIR (b0) DIR (b1) DIR (b2) DIR (b3) DIR (b4) DIR (b5) DIR (b6) DIR (b7)	11 13 15 17 19 1B 1D 1楼 11 13 15 17 19 1B 1D 1楼 11 13 15 17 19 1B 1D 1楼	Dd dd dd dd dd dd dd dd dd 0E 0E 0E 0E 0E 0E 0F 0F 0F 0F 0F 0F 0F 0F 0F 0F 0F 0F 0F 0F 0F	5 5
BCS 关系	分支如果携带位集 (与 BLO 相同)	电脑← (PC) + 0002 美元 + 关系, 如果 (C) = 1	— —	REL	35	Rr	3
BEQ 关系	分支, 如果相等	电脑← (PC) + 0002 美元 + 关系, 如果 (Z) = 1	— —	REL	37	Rr	3
BGND	背景	进入后台调试模式	— —	INH	转下页		5+

1. 这是由普通 RS08 指令集支持的伪指令。
2. 此指令与 HC08 和 HCS08 不同, 因为 RS08 不会自动增加索引寄存器。

表 8-1. 指令集摘要 (第 2 页, 共 6 页)

源形式	描述	操作	影响 CCR		地址形式	操作码	运算元	周期
			罗马字母表第 2 6 个字母	字母 C				
BHS 关系 <sup>(1)</sup>	分支, 如果更高或相同 (与 BCC 相同)	电脑 ← (PC) + 0002 美元 + 关系, 如果 (C) = 0	—	—	REL	34	Rr	3
BLO 关系 <sup>(1)</sup>	分支如果较低 (与 BCS 相同)	电脑 ← (PC) + 0002 美元 + 关系, 如果 (C) = 1	—	—	REL	35	Rr	3
BNE 关系	分支, 如果不相等	电脑 ← (PC) + 0002 美元 + 关系, 如果 (Z) = 0	—	—	REL	36	Rr	3
胸罩关系	总是分支	电脑 ← (PC) + 0002 美元 + 关系	—	—	REL	30	Rr	3
BRN 关系 <sup>(1)</sup>	分支永远不会	电脑 ← (PC) + 0002 美元	—	—	REL	30	00	3
BRCLR 第十四个英文字母, Opr8a, 关系	分支如果位第十四个英文字母在记忆中清晰	电脑 ← (PC) + 0003 美元 + 关系, 如果 (Mn) = 0	—	1	DIR (b0)	01	Dd rr	5
BRCLR 第十四个英文字母, D[X], 关系					DIR (b1)	03	dd rr	5
BRCLR 第十四个英文字母, X, 关系					DIR (b2)	05	dd rr	5
					DIR (b3)	07	dd rr	5
					DIR (b4)	09	dd rr	5
					DIR (b5)	0B	dd rr	5
					DIR (b6)	0D	dd rr	5
					DIR (b7)	0F	dd rr rr	5
					九 (b0)	01	0E rr	5
九 (b1)					03	0E rr	5	
九 (b2)					05	0E rr	5	
九 (b3)					07	0E rr	5	
九 (b4)					09	0E rr	5	
九 (b5)					0B	0E rr	5	
九 (b6)					0D	0E rr	5	
九 (b7)					0F	0E rr	5	
DIR (b0)					01	0F rr	5	
DIR (b1)					03	0F rr	5	
DIR (b2)					05	0F rr	5	
DIR (b3)					07	0F rr	5	
DIR (b4)	09	0F rr	5					
DIR (b5)	0B	0F rr	5					
DIR (b6)	0D	0F rr	5					
DIR (b7)	0F	0F rr	5					

1. 这是由普通 RS08 指令集支持的伪指令。

2. 此指令与 HC08 和 HCS08 不同，因为 RS08 不会自动增加索引寄存器。

表 8-1. 指令集摘要 (第 3 页, 共 6 页)

源形式	描述	操作	影响 CCR		地址形式	操作码	运算元	周期
			罗马字母表第 26 个字母	字母 C				
BRSET 第十四个英文字母, Opr8a, 关系	分支如果位第十四个英文字母在内存集中	电脑 ← (PC) + 0003 美元 + 关系, 如果 (Mn) = 1	—	i	DIR (b0)	00	Dd rr	5
BRSET 第十四个英文字母, D[X], 关系					DIR (b1)	02	dd rr	5
BRSET 第十四个英文字母, X, 关系					DIR (b2)	04	dd rr	5
					DIR (b3)	06	dd rr	5
					DIR (b4)	08	dd rr	5
					DIR (b5)	0A	dd rr	5
					DIR (b6)	0C	dd rr rr	5
					DIR (b7)	0E	0E rr	5
					九 (b0)	02	0E rr	5
					九 (b1)	04	0E rr	5
					九 (b2)	06	0E rr	5
					九 (b3)	08	0E rr	5
					九 (b4)	0A	0E rr	5
					九 (b5)	0C	0E rr	5
					九 (b6)	0E	0F rr	5
					九 (b7)	02	0F rr	5
DIR (b0)					04	0F rr	5	
DIR (b1)					06	0F rr	5	
DIR (b2)					08	0F rr	5	
DIR (b3)					0A	0F rr	5	
DIR (b4)					0C	0F rr	5	
DIR (b5)					0E	0F rr	5	
DIR (b6)								
DIR (b7)								

BSET 第十四个英文字母, Opr8a				DIR (b0)	10	Dd	5
				DIR (b1)	12	dd	5
BSET 第十四个英文字母, D[X]				DIR (b2)	14	dd	5
				DIR (b3)	16	dd	5
BSET 第十四个英文字母, X	设置位第十四个英文字母在记忆中	明尼苏达州←1	—	DIR (b4)	18	dd	5
				DIR (b5)	1A	dd	5
				DIR (b6)	1C	dd	5
				DIR (b7)	1E	dd	5
				九 (b0)	10	0E	5
				九 (b1)	12	0E	5
				九 (b2)	14	0E	5
				九 (b3)	16	0E	5
				九 (b4)	18	0E	5
				九 (b5)	1A	0E	5
				九 (b6)	1C	0E	5
				九 (b7)	1E	0E	5
				DIR (b0)	10	0F	5
				DIR (b1)	12	0F	5
				DIR (b2)	14	0F	5
				DIR (b3)	16	0F	5
				DIR (b4)	18	0F	5
				DIR (b5)	1A	0F	5
				DIR (b6)	1C	0F	5
				DIR (b7)	1E	0F	5

1. 这是由普通 RS08 指令集支持的伪指令。
2. 此指令与 HC08 和 HCS08 不同，因为 RS08 不会自动增加索引寄存器。

表 8-1. 指令集摘要 (第 4 页, 共 6 页)

源形式	描述	操作
BSR 关系	分支子程序	$电脑 ← (PC) + 2$ 将 PC 推送到阴影 PC $PC ← (PC) + 关系$



<p>CBEQA #Opr8i, rel CBEQOpr8a , rel CBEQ, 英 语字母中的 第二十四 个字母, Rel (1), (2)  CBEQ 英 语字母中 的第二十 四个字母, Rel (1)</p>	<p>比较和分支, 如果相等</p>	<p>电脑← (PC) + 0003 美元 +关系, 如果 (A) - (M) =00 美元 电脑← (PC) + 0003 美元 +关系, 如果 (A) - (M) =00 美元 电脑← (PC) + 0003 美元 +关系, 如果 (A) - (X) =00 美元</p>
<p>CLC</p>	<p>透明携带钻头</p>	<p>字母 C←0</p>
<p>CLR Opr8 aCLR Opr5 a CLR, X (1) CLRA CLR X (1)</p>	<p>无辜</p>	<p>罗马字母的第十三个字母←00 美元  罗马字母的第一个字母←00 美元 英语字母中的第二十四字母←00 美元</p>
<p>CMP #Opr8i CMPO pr8a CMP, X (1) CMP X (1)</p>	<p>将蓄能器与内 存进行比较</p>	<p>(A) - (M)  (A) - (X)</p>
<p>昏迷</p>	<p>伴随物 (一个人的补 充)</p>	<p>—  罗马字母的第一个字母← (A)</p>
<p>DBNZOpr8a , rel DBNZ, X, rel (1) DBNZA 关系 DBNZX rel (1)</p>	<p>如果不是零, 则减少和分支</p>	<p>罗马字母的第一个字母← (A) - 01 美元或 M← (M) - 01 美元 电脑← (PC) + 0003 美元 +关系如果 (结果) ≠0 用于 DBNZ 直接 电脑← (PC) + 0002 美元 +关系如果 (结果) ≠0 为  DBNZA 英语字母中的第二十四字母← (X) - 01 美元 电脑← (PC) + 0003 美元 +关系如果 (结果) ≠0</p>
<p>十二月 Opr8a 十二月 Opr4a 12 月, X (1) 德卡 12 月 X 日</p>	<p>减少</p>	<p>罗马字母的第十三个字母← (M) - 01 美元  罗马字母的第一个字母← (A) - 01 美元 英语字母中的第二十四字母← (X) - 01 美元</p>

公司 <i>Opr8a</i> 公司 <i>Opr4a</i> 公司, X <sup>(1)</sup> 印加人 INCX <sup>(1)</sup>	增加	EOR # <i>opr8i</i> EOR <i>opr8a</i> EOR ,X <sup>(1)</sup> EOR X	Exclusive OR Memory with Accumulator	$A \leftarrow (A \oplus M)$ $A \leftarrow (A \oplus X)$	$\updownarrow$ —	IMM DIR IX DIR	A8 B8 B8 B8
		⊕ ⊕  罗马字母的第十三个字母 ← (M) + 01 美元 罗马字母的第一个字母 ← (A) + 01 美元 英语字母中的第二十四字母 ← (X) + 01 美元					
JMPO <i>pr16a</i>	跳	电脑 ← 有效地址					
JSRO <i>pr16a</i>	跳转到子程序	电脑 ← (PC) + 3 将 PC 推送到阴影 PC 电脑 ← 有效地址					
LDA # <i>Opr8i</i> LDA <i>Opr8a</i> LDA <i>Opr5a</i> LDA, X <sup>(1)</sup>	负载蓄能器从记忆	罗马字母的第一个字母 ← (M)					

1. 这是由普通 RS08 指令集支持的伪指令。
2. 此指令与 HC08 和 HCS08 不同，因为 RS08 不会自动增加索引寄存器。

表 8-1. 指令集摘要 (第 5 页, 共 6 页)

源形式	描述	操作	影响 CCR		地址形式	操作码	运算元	周期
			罗马字母表第 2 6 个字母	字母 C				
LDX #Opr8i <sup>(1)</sup> LDX Opr8a <sup>(1)</sup> LDX, X <sup>(1)</sup>	加载索引寄存器从记忆	0 美元 F ← (M)		—	IMD 迪尔 九	3E 4E 4E	li 0F Dd 0F 0E 0E	4 5 5
LSLA	逻辑向左移				INH	48		1
LSRA	逻辑向右移				INH	44		1
移动 Opr8a, opr8a MOV #Opr8i, opr8a MOV D[X], Opr8a 移动 Opr8a, D[X] MOV #Opr8i, D[X]	搬家	(M) 目的地 ← (M) 源		—	女儿 IMD IX/DIR DIR/IX IMM/IX	4E 3E 4E 4E 3E	Dd dd li dd 0E dd dd 0E li 0E	5 4 5 5 4
NOP	没有操作	祷告时间	—	—	INH	交流电		1
ORA #Opr8i ORA Opr8a ORA, X <sup>(1)</sup> ORA X	包容性或累加器和记忆	罗马字母的 一个字母 ← (A)   (M) A ← (A)   (X)		—	IMM 迪尔 九 迪尔	嗜酒者 互诚协 会 钡 钡 钡	二 Dd 0E 0F	2 3 3 3
罗拉	通过携带向左旋转				INH	49		1
罗拉	通过携带右旋转				INH	46		1
RTS	从子程序返回	从影子 PC 中拉出 PC	—	—	INH	从事... 职业		3

SBC #Opr8i SBCOpr8a SBC, X <sup>(1)</sup> SBC X	用携带减去	罗马字母的第一个字母←(A)–(M)–(C) 罗马字母的第一个字母←(A)–(X)–(C)			IMM 迪尔 九 迪尔	A2 B2 B2 B2	二 Dd 0E 0F	2 3 3 3
秒	设置携带钻头	字母 C←1	—	1	INH	39		1
SHA	将 Shadow PC High 与 A 交换	罗马字母的第一个字母⇌ SPCH	—	—	INH	45		1
SLA	将 Shadow PC Low 与 A 交换	罗马字母的第一个字母⇌ SPCL	—	—	INH	42		1
STAOpr8aSTA Opr5a STA, X <sup>(1)</sup> STAX	存储蓄能器在记忆	罗马字母的第十三个字母←(A)		—	迪尔 SRT 九 SRT	B7 E 英语 字母中的 第二 十四个 字母 F 英语字 母中的 第二十 四个字 母 EE EF	女儿	3 2 2 2
STXOpr8a <sup>(1)</sup>	商店索引寄存器记忆	罗马字母的第十三个字母←(X)		—	迪尔	4E	0F dd	5
阻止	将 MCU 置于停止模式		—	—	INH	AE		2+

1. 这是由普通 RS08 指令集支持的伪指令。
2. 此指令与 HC08 和 HCS08 不同，因为 RS08 不会自动增加索引寄存器。

表 8-1. 指令集摘要 (第 6 页, 共 6 页)

源形式	描述	操作	影响 CCR		住址形式	操作码	运算元	周期
			罗马字母表第 2 6	字母 C				

			个字母				
订阅#Opr8i 潜艇 Opr8a 潜艇 Opr4a 子, X <sup>(1)</sup> 子 X	减去	罗马字母的第一个字母← (A) — (M) 罗马字母的第一个字母← (A) — (X)	;	IMM 迪尔 TNY 九 迪尔	A0 B0 7 英语 字母中的第二 十四个 字母 7E 7 楼	二 女儿	2 3 3 3 3
税 <sup>(1)</sup>	将 A 转移到 X	英语字母中的第二十四字母← (A)	;	—	INH	EF	2
TST opr8a <sup>(1)</sup> TSTA <sup>(1)</sup> TST, X <sup>(1)</sup> TSTX <sup>(1)</sup>	零测试	(M) – 00 美元 (A) – 00 美元 (X) – 00 美元	;	—	女儿 INH 九 INH	4E 嗜酒者 互诚协 会 4E 4E	Dd dd 5 00 2 0E 0E 5 0F 0F 5
TXA <sup>(1)</sup>	将 X 转移到 A	罗马字母的第一个字母← (X)	;	—	INH	囊性纤 维化	3
等待	将 MCU 置于等待模式		—	—	INH	AF	2+

1. 这是由普通 RS08 指令集支持的伪指令。
2. 此指令与 HC08 和 HCS08 不同，因为 RS08 不会自动增加索引寄存器。

表 8-2. 操作码地图

	迪尔	迪尔	TNY	DIR/REL	INH	TNY	TNY	TNY	SRT	SRT	IMM/INH	DIR/EXT	SRT	SRT	SRT	SRT
高中 低	0	1	2	3	4	5	6	7	8	9	罗马字母 的第一个 字母	字母 b	字母 C	D	E	第六个罗 马字母
1	BRSET0 3 迪尔2	BSET0 5 迪尔1	公司 TNY	胸罩 REL		十二月 TNY	补充 TNY	潜艇 TNY	CLR SRT	CLR SRT	潜艇 IMM2	潜艇 迪尔	LDA SRT	LDA SRT	STA SRT	STA SRT
2	BRCLR0 3 迪尔2	BCLR0 5 迪尔1	公司 TNY	CBEQ 迪尔3	CBEQA IMM	十二月 TNY	补充 TNY	潜艇 TNY	CLR SRT	CLR SRT	CMP IMM2	CMP 迪尔	LDA SRT	LDA SRT	STA SRT	STA SRT
3	BRSET1 3 迪尔2	BSET1 5 迪尔1	公司 TNY		SLA INH	十二月 TNY	补充 TNY	潜艇 TNY	CLR SRT	CLR SRT	SBC IMM2	SBC 迪尔	LDA SRT	LDA SRT	STA SRT	STA SRT
4	BRCLR1 3 迪尔2	BCLR1 5 迪尔1	公司 TNY		昏迷 INH	十二月 TNY	补充 TNY	潜艇 TNY	CLR SRT	CLR SRT			LDA SRT	LDA SRT	STA SRT	STA SRT
5	BRSET2 3 迪尔2	BSET2 5 迪尔1	公司 TNY	BCC REL	LSRA INH	十二月 TNY	补充 TNY	潜艇 TNY	CLR SRT	CLR SRT	和 IMM2	和 迪尔	LDA SRT	LDA SRT	STA SRT	STA SRT
6	BRCLR2 3 迪尔2	BCLR2 5 迪尔1	公司 TNY	BCS REL	SHA INH	十二月 TNY	补充 TNY	潜艇 TNY	CLR SRT	CLR SRT			LDA SRT	LDA SRT	STA SRT	STA SRT
7	BRSET3 3 迪尔2	BSET3 5 迪尔1	公司 TNY	BNE REL	罗拉 INH	十二月 TNY	补充 TNY	潜艇 TNY	CLR SRT	CLR SRT	LDA IMM2	LDA 迪尔	LDA SRT	LDA SRT	STA SRT	STA SRT
8	BRCLR3 3 迪尔2	BCLR3 5 迪尔1	公司 TNY	BEQ REL		十二月 TNY	补充 TNY	潜艇 TNY	CLR SRT	CLR SRT		STA 迪尔	LDA SRT	LDA SRT	STA SRT	STA SRT
9	BRSET4 3 迪尔2	BSET4 5 迪尔1	公司 TNY	CLC INH	LSLA INH	十二月 TNY	补充 TNY	潜艇 TNY	CLR SRT	CLR SRT	EOR IMM2	EOR 迪尔	LDA SRT	LDA SRT	STA SRT	STA SRT
罗马字母 的第一个 字母	BRCLR4 3 迪尔2	BCLR4 5 迪尔1	公司 TNY	秒 INH	罗拉 INH	十二月 TNY	补充 TNY	潜艇 TNY	CLR SRT	CLR SRT	ADC IMM2	ADC 迪尔	LDA SRT	LDA SRT	STA SRT	STA SRT
字母 b	BRSET5 3 迪尔2	BSET5 5 迪尔1	公司 TNY	十二月 迪尔	德卡 INH	十二月 TNY	补充 TNY	潜艇 TNY	CLR SRT	CLR SRT	ORA IMM2	ORA 迪尔	LDA SRT	LDA SRT	STA SRT	STA SRT
字母 C	BRCLR5 3 迪尔2	BCLR5 5 迪尔1	公司 TNY	DBNZ 迪尔	DBNZA INH	十二月 TNY	补充 TNY	潜艇 TNY	CLR SRT	CLR SRT	补充 IMM2	补充 迪尔	LDA SRT	LDA SRT	STA SRT	STA SRT
D	BRSET6 3 迪尔2	BSET6 5 迪尔1	公司 TNY	公司 迪尔	印加人 INH	十二月 TNY	补充 TNY	潜艇 TNY	CLR SRT	CLR SRT	NOP INH	JMP 扩展	LDA SRT	LDA SRT	STA SRT	STA SRT
E	BRCLR6 3 迪尔2	BCLR6 5 迪尔1	公司 TNY			十二月 TNY	补充 TNY	潜艇 TNY	CLR SRT	CLR SRT	BSR REL	JSR 扩展	LDA SRT	LDA SRT	STA SRT	STA SRT
第六	BRSET7 3 迪尔2	BSET7 5 迪尔1	公司 TNY	移动 IMD	移动 女儿	十二月 TNY	补充 TNY	潜艇 TNY	CLR SRT	CLR SRT	阻止 INH	RTS INH	LDA SRT	LDA SRT	STA SRT	STA SRT

个 罗 马 字 母	5 BRCLR7 3 迪尔2	5 BCLR7 2 迪尔	4 公司 TNY 1	3 CLR 2 迪尔1	1 CLRA INH 1	4 十二月 TNY 1	3 补充 TNY 1	3 潜艇 TNY 1	2 CLR SRT 1	2 CLR SRT 1	2+ 等待 INH 1	5+ BGND INH 1	3 LDA SRT 1	3 LDA SRT 1	2 STA SRT 1	2 STA SRT 1
-----------------------	----------------------	--------------------	---------------------	-------------------	-----------------------	----------------------	---------------------	---------------------	----------------------	----------------------	----------------------	------------------------	----------------------	----------------------	----------------------	----------------------

INH 内在的

REL 亲戚

IMM 立即的

SRT 游击手位置

迪尔  
扩展  
女儿

TNY 极小的

十六进制中 Opcode 的高字节

	IMD 即时直接 灰色框被解码为非法指令
--	-------------------------

十六进制中操作码的低字节

字母 b

RS08 周期  
操作码助记符字节数/  
寻址模式

# 第 9 章

## 内部时钟源 (RS08ICSV1)

### 9.1 简单介绍

内部时钟源 (ICS) 模块为 MCU 提供时钟源选择。该模块包含一个频率锁定环路 (FLL) 作为时钟源, 可由内部参考时钟控制。该模块可以提供此 FLL 时钟或内部参考时钟作为 MCU 系统时钟的来源, ICSOUT。

无论选择哪个时钟源, ICSOUT 都会通过总线时钟分配器 (BDIV), 这允许导出较低的最终输出时钟频率。ICSOUT 是总线频率的两倍。

图 9-1 显示突出显示 ICS 的 SC9RS08KA2 系列方框图。






图 9-1。SC9RS08KA2 系列块图突出显示 ICS 块

内部时钟源 (RS08ICSV1)

### 9.1.1 特点

ICS 模块的主要特点是：

- 频率锁定环路 (FLL) 可修剪，以保证准确性
  - 使用内部 32 kHz 参考的 0.2%分辨率
  - 使用内部 32 kHz 参考，电压和温度偏差为 2%
  - DCO 输出是内部参考频率的 512 倍
- 内部参考时钟有 9 个修剪位可用
- 可以选择内部参考时钟作为 MCU 的时钟源
- 无论选择哪个时钟作为来源，都可以划分
  - 为时钟分频器提供 2 位选择 (允许的分频器为：1、2、4 和 8)
- 在重置中自动选择 FLL 接合的内部模式

### 9.1.2 操作模式

ICS 有四种操作模式：FEI、FBI、FBILP 和停止。

#### 9.1.2.1 FLL Engaged Internal (FEI)

在 FLL 参与的内部模式 (默认模式) 中，ICS 提供从 FLL 派生的时钟，该时钟由内部参考时钟控制。

#### 9.1.2.2 FLL 绕过国际 L (联邦调查局)

在 FLL 绕过内部模式下，FLL 由内部参考时钟启用和控制，但被绕过。ICS 提供从内部参考时钟派生的时钟。

#### 9.1.2.3 FLL 绕过国际 L 低功耗 (FBILP)


在 FLL 旁路内部低功耗模式下，FLL 被禁用和旁路，ICS 提供从内部参考时钟派生的时钟。

### 9.1.2.4 停止（停止）

在停止模式下，FLL 被禁用，可以选择启用或禁用内部参考时钟。ICS 不提供 MCU 时钟源。

### 9.1.3 方框图

图 9-2 显示 ICS 方框图。



<sup>1</sup> ICSOUT is two times the bus frequency

图 9-2. 内部时钟源 (ICS) 框图

## 9.2 外部信号描述

没有 ICS 信号连接到离芯片。

## 9.3 注册定义

表 9-1 是 ICS 寄存器的摘要。

表 9-1. ICS 注册摘要

名字		7	6	5	4	3	2	1	0
ICSC1	字母 R	0	CLKS	0	0	0	0	0	IREFSTEN
	罗马字母的第 2								

	3个字母								
ICSC2	字母R			0	0	LP	0	0	0
	罗马字母的第23个字母	BDIV							
ICSTRM	字母R	修剪							
	罗马字母的第23个字母								
ICSSC	字母R	0	0	0	0	0	CLKST	0	FTRIM
	罗马字母的第23个字母								

### 9.3.1 ICS 控制寄存器 1 (ICSC1)

内部时钟源 (RS08ICSV1)




图 9-3. ICS 控制寄存器 1 (ICSC1)

表 9-2. ICSC1 字段描述

字段	描述
6 CLKS	<b>时钟源选择</b> —选择控制总线频率的时钟源。实际总线频率取决于 BDIV 位的值。 0 选择了 FLL 的输出 1 选择了内部参考时钟
0 IREFSTEN	<b>内部参考停止启用</b> —控制当 ICS 进入停止模式时，内部参考时钟是否仍然处于启用状态。 1 内部参考时钟保持停止状态 0 内部参考时钟在停止时被禁用

### 9.3.2 ICS 控制寄存器 2 (ICSC2)




图 9-4。ICS 控制寄存器 2 (ICSC2)

表 9-3。ICSC2 字段描述

字段	描述
7:6 BDIV	<p><b>总线分频器</b>—选择按 CLKS 位选择的时钟源进行划分的金额。这控制了总线频率。</p> <p>00 编码 0—将选定的时钟除以 1</p> <p>01 编码 1—将选定的时钟除以 2 (重置默认值)</p> <p>10 编码 2—将选定的时钟除以 4</p> <p>11 编码 3—将选定的时钟除以 8</p>
3 LP	<p><b>低功耗选择</b>—控制在 FLL 旁路模式下是否禁用 FLL。</p> <p>1 FLL 在旁路模式下被禁用</p> <p>0 FLL 在旁路模式下没有被禁用</p>

### 9.3.3 ICS 修剪寄存器 (ICSTRM)



字母 R

罗马字母的第 23 个字母


POR:	1	0	0	0	0	0	0	0
重置:	第二十二个罗马字母	第二十二个罗马字母	第二十二个罗马字母	第二十二个罗马字母	第二十二个罗马字母	第二十二个罗马字母	第二十二个罗马字母	第二十二个罗马字母

图 9-5. ICS 修剪寄存器 (ICSTRM)

表 9-4. ICSTRM 字段描述

字段	描述
7:0 修剪	ICS 修剪设置—TRIM 位通过控制内部参考时钟周期来控制内部参考时钟频率。位的效果是二进制加权的（即位 1 的调整量是位 0 的两倍）。增加 TRIM 中的二进制值将增加周期，减少值将减少周期。 ICSSC 中提供额外的精细修剪钻头作为 FTRIM 钻头。

### 9.3.4 ICS 状态和控制 (ICSSC)



字母 R

罗马字母的第 23 个字母

POR:	0	0	0	0	0	0	0	0
重置:	0	0	0	0	0	0	0	第二十二个罗马字母

= 未实现

图 9-6. ICS 状态和控制寄存器 (ICSSC)

表 9-5. ICSSC 字段描述

字段	描述
----	----


2 CLKST	<b>时钟模式状态</b> — CLKST 只读位指示当前时钟模式。由于时钟域之间的内部同步，CLKST 位在写入 CLKS 位后不会立即更新。0 FLL 的输出被选中 1 选择内部参考时钟
0 FTRIM	<b>ICS 精细修剪</b> —FTRIM 位控制内部参考时钟频率的最小调整。设置 FTRIM 将增加期限，清算 FTRIM 将尽可能减少期限。

内部时钟源 (RS08ICSV1)

## 9.4 功能描述

### 9.4.1 操作模式

ICS 的状态显示为状态图，并在本节中描述。箭头表示各州之间允许的移动。



<sup>1</sup> 当 MCU 进入停止时，ICS 进入其停止状态，FLL 始终被禁用。ICS 返回到 MCU 进入停止之前处于活动状态，除非在停止时发生重置。

<sup>2</sup> 如果在 MCU 进入停止时设置了 IREFSTEN，则 ICSIRCLK 将继续运行。

图 9-7。时钟切换模式

#### 9.4.1.1 FLL 参与内部 (FEI)

FLL 参与内部 (FEI) 是任何重置的默认操作模式，并在 CLKS 写入 0 时输入。

在 FLL 接合的内部模式下，ICSOUT 时钟来自 FLL 时钟，FLL 时钟由内部参考时钟控制。FLL 回路将把频率锁定到滤波器频率的 512 倍。

#### 9.4.1.2 FLL 绕过内部 (FBI)

当 CLKS 写入 1 且 LP 位为 0 时，将进入 FLL 绕过内部 (FBI) 模式。

在 FLL 旁路内部模式下，ICSOUT 时钟来自内部参考时钟。FLL 时钟由内部参考时钟控制，FLL 循环将锁定 FLL 频率为滤波器频率的 512 倍。

#### 9.4.1.3 FLL 绕过内部低功耗 (FBILP)

当 CLKS 写入 1 和 LP = 1 时，将进入 FLL 绕过内部低功耗 (FBILP) 模式。

在 FLL 绕过内部低功耗模式下，ICSOUT 时钟来自内部参考时钟，FLL 被禁用。

内部时钟源 (RS08ICSV1)

#### 9.4.1.4 阻止

每当 MCU 进入停止时，就会进入 ICS 停止模式。在此模式下，除 ICSIRCLK 外，所有 ICS 时钟都将停止，如果 IREFSTEN 写入 1，ICSIRCLK 将继续运行。

当 MCU 从停止中断时，ICS 将返回到 MCU 进入停止时正在运行的操作模式。如果内部引用没有停止运行 (IREFSTEN = 0)，ICS 将需要一些时间， $t_{Ir\_wu}$ ，用于唤醒的内部参考。如果内部引用已经停止运行 (IREFSTEN = 1)，进入 FEI 需要一些时间， $t_{Fll\_wu}$ ，让 FLL 返回其之前获得的频率。

### 9.4.2 模式切换

当从 FBILP 更改为 FEI 或 FBI 时，或者任何时候写入修剪值时，用户应等待 FLL 获取时间， $t_{获得}$ ，在 FLL 将保证处于所需的频率之前。

### 9.4.3 总线分频器

B DIV 位可以随时更改，实际切换到新频率将立即发生。

### 9.4.4 低功耗位使用

提供低功耗位 (LP) 允许禁用 FLL，从而在不使用时节省电力。然而，在某些应用程序中，在切换到 FLL 接合模式之前，启用 FLL 并允许其锁定以获得最大精度可能是可取的。当 LP = 1 时，FLL 在旁路模式下被禁用。

### 9.4.5 内部参考时钟

ICSIRCLK 频率可以通过修剪内部参考时钟的周期来重新定位。这可以通过向 ICSTRM 寄存器中的 TRIM 位写入新值来完成。写一个更大的值会减慢 ICSIRCLK 频率，写一个 smaller 值将加快 ICSIRCLK 频率。如果 ICS 处于 FLL 接合内部 (FEI)、FLL 旁路内部 (FBI) 或 FLL 旁路内部低功耗 (FBILP) 模式，TRIM 位将影响 ICSOUT 频率。TRIM 和 FTRIM 值不会



受到重置的影响。为了使 ICS 在停止中运行，必须在进入停止之前同时设置 SPMSC1 中的 LVDE 和 LVDSE 位。

在 ICSIRCLK 被修剪之前，ICSOUT 频率可能会超过最大芯片级频率，并违反芯片级时钟时序规范（见 [设备概述](#) 章节）。BDIV 被重置为除以 2，以防止总线频率超过最大值。在将 BDIV 更改为除以 1 操作之前，用户应将设备修剪到允许的频率。

内部时钟源 (RS08ICSV1)

### 9.4.6 固定频率时钟

ICS 提供 ICSFFCLK 输出，当 ICS 在 FEI 中时，可以作为计时器等外围设备的附加时钟源。在 FBI 或 FBILP 模式下，ICSFFCLK 不是外围设备的有效时钟源。ICSFFCLK 是 ICSRCLK 除以二。

# 第 10 章

## 模拟比较器 (RS08ACMPV1)

### 10.1 简单介绍

模拟比较器模块 (ACMP) 提供了一个电路, 用于比较两个模拟输入电压或将一个模拟输入电压与内部参考电压进行比较。比较器电路旨在在整个电源电压范围内运行 (轨道到轨道操作)。

图 10-1 显示了突出显示 ACMP 的 SC9RS08KA2 系列框图。




图 10-1. SC9RS08KA2 系列方块图突出显示 ACMP 方块和引脚

## 10.1.1 特点

ACMP 具有以下功能：

- 完整的铁路到铁路供应运营
- 少于 40 mV 的输入偏移量
- 少于 15 mV 的滞后
- 在上升边缘、下降边缘或比较器输出的上升或下降边缘上可选择中断
- 与固定内部带隔参考电压进行比较的选项
- 允许比较器输出在引脚上可见的选项，ACMPO
- 在停止模式下保持运行

## 10.1.2 操作模式

本节定义了等待、停止和后台调试模式下的 ACMP 操作。

### 10.1.2.1 在等待模式下操作

如果在执行 WAIT 指令之前启用，ACMP 将继续在等待模式下运行。

因此，如果启用了 ACMP 中断，则可以使用 ACMP 将 MCU 从等待模式中恢复出来（ACIE = 1）。为了尽可能低的电流消耗，如果在等待模式下不需要作为中断源，软件应禁用 ACMP。

### 10.1.2.2 在停止模式下操作

如果启用，ACMP 将继续以停止模式运行，并且比较操作仍然处于活动状态。如果启用了 ACOPE，比较器输出与正常操作模式一样，比较器输出被放置在外围引脚上。MCU 被带出了 stop 当发生比较事件并启用 ACIE 时；相应地设置 ACF 标志。

如果通过重置退出停止，ACMP 将进入重置状态。

### 10.1.2.3 在活动后台模式下操作

当 MCU 处于活动后台模式时，ACMP 将继续正常运行。

## 10.1.3 方框图

模拟比较器模块的框图显示在图 10-2。

模拟比较器 (RS08ACMPV1)




图 10-2. 模拟比较器 (ACMP) 块图

## 10.2 外部信号描述

ACMP 有两个模拟输入引脚，ACMP+和 ACMP-，以及一个数字输出引脚 ACMPO。每个输入引脚都可以接受在 MCU 的整个工作电压范围内变化的输入电压。

如图所示图 10-2，ACMP-引脚连接到比较器的反转输入，如果 ACBGS=0，ACMP+引脚连接到比较器的非反转输入。如图所示图 10-2，ACMPO 引脚可以启用来驱动外部引脚。

ACMP 的信号属性显示在表 10-1。

表 10-1. 信号属性

信号	函数	I/O
ACMP-	将模拟输入反转到 ACMP (减去输入)	我
ACMP+	非反转模拟输入到 ACMP (积极输入)	我
ACMPO	ACMP 的数字输出	字母 O

## 10.3 注册定义


ACMP 包括一个寄存器：

- 8 位状态和控制寄存器

有关所有 ACMP 寄存器的绝对地址分配，请参阅本数据表内存章节中的直接页面寄存器摘要。

### 10.3.1 ACMP 状态和控制登记册 (ACMPSC)

ACMPSC 包含用于启用和配置 ACMP 的状态标志和控制位。



罗马字母的第 23 个字母

重置：

图 10-3. ACMP 状态和控制登记册 (ACMPSC)

模拟比较器 (RS08ACMPV1)

**表 10-2. ACMPSC 字段描述**

字段	描述
7 ACME	<b>模拟比较器模块启用</b> — ACME 启用 ACMP 模块。0 ACMP 未启用。 1 ACMP 已启用。
6 ACBGS	<b>模拟比较器带盖选择</b> — ACBGS 用于在内部带间隙参考电压或 ACMP+引脚之间进行选择，作为模拟比较器的非反转输入。 0 外部引脚 ACMP+被选为比较器的非反转输入。 1 内部带隔参考电压被选为比较器的非反转输入。
5 ACF	<b>模拟比较器标志</b> —当比较事件发生时，会设置ACF。比较事件由ACMOD定义。ACF通过给ACF写一个来清除。 0 比较事件没有发生。 1 比较事件已经发生。
4 ACIE	<b>模拟比较器中断启用</b> — ACIE 启用了 ACMP 的中断。设置 ACIE 时，设置 ACF 时将断言中断。 0 中断禁用。 1 启用中断。
3 ACO	<b>模拟比较器输出</b> —读取 ACO 将返回模拟比较器输出的当前值。ACO 重置为 0，当 ACMP 被禁用时，将读为 0 (ACME = 0)。
2 ACOPE	<b>模拟比较器输出引脚启用</b> — ACOPE 用于将比较器输出放置在外部引脚 ACMPO 上。ACOPE 仅在 ACMP 处于活动状态时控制引脚 (ACME=1)。 0 模拟比较器输出在 ACMPO 上不可用。 1 模拟比较器输出在 ACMPO 上被驱动。
1:0 ACMOD	<b>模拟比较器模式</b> — ACMOD 选择设置 ACF 的比较事件类型。 00 编码 0 — 比较器输出下降边缘。01 编码 1-比较器输出上升边缘。 10 编码 2-比较器输出下降边缘。 11 编码 3——比较器输出上升或下降边缘。

## 10.4 功能描述

模拟比较器可用于比较应用于 ACMP+和 ACMP-的两个模拟输入电压；或者可用于比较应用于 ACMP-的模拟输入电压与内部带隔参考电压。ACBGS 用于在带间隙之间进行选择参考电压或 ACMP+引脚作为模拟比较器非反转输入的输入。

当非反转输入大于反转输入时，比较器输出高，当非反转输入小于反转输入时，比较器输出低。ACMOD 用于选择将导致设置 ACF 的条件。ACF 可以在比较器输出的上升边缘，比较器输出的下降边缘，或上升或下降边缘（切换）。比较器输出可以直接通过 ACO 读取。比较器输出也可以使用 A 驱动到 ACMPO 引脚上 COPE。

## 笔记

比较器输入是高阻抗模拟引脚，对噪音敏感。与模拟输入相邻的唉嗒声的VDD和/或引脚切换可能会导致比较器偏移/滞后性能超过指定值。最大源阻抗是  $r_e$  严格限制在...中指定的值表 A-6。为了实现最大性能，建议设备进入等待/停止模式进行 ACMP 测量，并且必须避免相邻的引脚切换。

# 第 11 章

## 模块化计时器 (RS08MTIMV1)

### 11.1 简单介绍

MTIM 是一个简单的 8 位计时器，具有几个软件可选的时钟源和一个可编程的中断。

MTIM 的核心组件是 8 位计数器，可以作为自由运行计数器或模计数器运行。可以启用计时器溢出中断，为基于时间的软件循环生成周期性中断。

TCLK 输入连接到 SC9RS08KA2 系列的 PTA2 引脚。XCLK 输入连接到 ICSFFCLK 时钟除以二，其中 ICSFFCLK 是 ICS 模块的固定频率内部参考时钟。

图 11-1 显示突出显示 MTIM 的 SC9RS08KA2 系列方框图。




图 11-1. SC9RS08KA2 系列方框图突出显示 MTIM 方块和引脚



### 11.1.1 特点

计时器系统功能包括：

- 8 位上行计数器
  - 自由运行或 8 位模块限制
  - 溢出时软件可控中断
  - 计数器重置位 (TRST)
  - 计数器停止位 (TSTP)
- 四个软件可选时钟源，用于输入到预缩放器：
  - 系统总线时钟 — 上升边缘
  - 固定频率时钟 (XCLK) — 上升边缘
  - TCLK 引脚上的外部时钟源 — 上升边缘 — TCLK 引脚上的外部时钟源 — 下降边缘
- 九个可选的时钟预刻度值：
  - 时钟源除以 1、2、4、8、16、32、64、128 或 256

### 11.1.2 操作模式

本节定义了 MTIM 在停止、等待和后台调试模式下的操作。

#### 11.1.2.1 在等待模式下操作

如果在执行 WAIT 指令之前启用，MTIM 将继续在等待模式下运行。因此，如果启用了计时器溢出中断，MTIM 可用于使 MCU 退出等待模式。为了尽可能低的电流消耗，MTIM 必须是如果在等待模式下不需要作为中断源，则由软件禁用。

#### 11.1.2.2 在停止模式下操作

在执行 STOP 指令之前，无论设置如何，MTIM 在所有停止模式下都被禁用。因此，MTIM 不能用作停止模式的唤醒源。

如果停止通过重置退出，MTIM 将进入重置状态。如果停止通过中断退出，MTIM 将从进入停止时的状态继续。如果计数器在进入停止时处于活动状态，则计数将从当前值恢复。

#### 11.1.2.3 在活动后台模式下操作

MTIM 暂停所有计数，直到 MCU 恢复到正常用户操作模式。只要没有发生 MTIM 重置，就从暂停值中计算简历 (TRST 写入 1 或任何值写入 MTIMMOD 寄存器)。

### 11.1.3 方框图

显示了模量计时器模块的框图图 11-2。




图 11-2. 模定时器 (MTIM) 方框图

## 11.2 外部信号描述

MTIM 包括一个外部信号，TCLK，用于在选择 MTIM 时钟源时输入外部时钟。TCLK 的信号特性显示在表 11-1。

表 11-1. 信号属性

信号	函数	I/O
TCLK	外部时钟源输入 MTIM	我

TCLK 输入必须由总线时钟同步。此外，必须适应占空比和时钟抖动的变化。因此，TCLK 信号必须限制在总线频率的四分之一。

TCLK 引脚可以与通用端口引脚混合。看到[引脚和连接](#)该函数的引脚位置和优先级的章节。

## 11.3 注册定义

每个 MTIM 包括四个寄存器，总结在表 11-2 冒号：

- 8 位状态和控制寄存器
- 8 位时钟配置寄存器
- 8 位计数器寄存器
- 8 位模寄存器

有关所有 MTIM 寄存器的绝对地址分配，请参阅本数据表内存部分的直接页面寄存器摘要。本节仅通过其名称来指寄存器和控制位。



表 11-2。MTIM 注册摘要

名字		7	6	5	4	3	2	1	0
MTIMSC	字母 R	TOF	托伊	0	TSTP	0	0	0	0
	罗马字母的第 23 个字母			TRST					
MTIMCLK	字母 R	0	0	CLKS	记				
	罗马字母的第 23 个字母								
MTIMCNT	字母 R	钳 NT							
	罗马字母的第 23 个字母								
MTIMMOD	字母 R	摩登							
	罗马字母								

	的 第 23 个 字 母	
--	-----------------------------	--

### 11.3.1 MTIM 状态和控制登记册 (MTIMSC)

MTIMSC 包含溢出状态标志和控制位，用于配置中断启用、重置计数器和停止计数器。

	7	6	5	4	3	2	1	0
	TOF	托伊	0	TSTP	0	0	0	0
			TRST					
	0	0	0	1	0	0	0	0

字母 R

罗马字母的第 23 个字母

重置:

图 11-3. MTIM 状态和控制登记册 (MTIMSC)


表 11-3. MTIMSC 现场描述

字段	描述
7 TOF	<p><b>MTIM 溢出标志</b>—当 MTIM 计数器寄存器在达到 MTIM 模寄存器中的值后溢出到 00 美元时，将设置此只读位。在设置 TOF 时读取 MTIMSC 寄存器来清除 TOF，然后将 0 写入 TOF。当写入 TRST 时，TOF 也会被清除到 1 或当任何值写入 MTIMMOD 寄存器时。</p> <p>0 MTIM 计数器尚未达到 MTIM 模寄存器中的溢出值。</p> <p>1 MTIM 计数器已达到 MTIM 模寄存器中的溢出值。</p>
6 托伊	<p><b>MTIM 溢出中断启用</b>—此读/写位启用 MTIM 溢出中断。如果设置了 TOIE，则当 TOF = 1 时会生成中断。重置清除 TOIE。如果 TOF = 1，请不要设置 TOIE。首先清除 TOF，然后设置 TOIE。</p> <p>0 TOF 中断被禁用。使用软件轮询。</p> <p>1 TOF 中断已启用。</p>
5 TRST	<p><b>MTIM 计数器重置</b>—当 1 写入此只写入位时，MTIM 计数器寄存器重置为 00 美元，TOF 被清除。阅读此位总是返回 0。</p> <p>0 没有效果。MTIM 计数器仍处于当前状态。</p> <p>1 MTIM 计数器重置为 00 美元。</p>
4 TSTP	<p><b>MTIM 计数器停止</b>—设置时，此读/写位以当前值停止 MTIM 计数器。当 TSTP 被清除时，从当前值计数恢复。重置设置 TSTP 以防止 MTIM 计数。</p> <p>0 MTIM 计数器处于活动状态。</p> <p>1 MTIM 计数器已停止。</p>

模块化计时器 (RS08MTIMV1)

### 11.3.2 MTIM 时钟配置寄存器 (MTIMCLK)

MTIMCLK 包含时钟选择位 (CLKS) 和预缩放器选择位 (PS)。



字母 R

罗马字母的第 23 个字母

重置:


图 11-4. MTIM 时钟配置寄存器 (MTIMCLK)


表 11-4. MTIMCLK 现场描述

字段	描述
5:4 CLKS	<p><b>时钟源选择</b>—这两个读/写位从四个不同的时钟源中选择一个作为 MTIM 预缩放器的输入。在计数器处于活动状态时更改时钟源不会清除计数器。计数继续使用新的时钟源。重置将 CLKS 清除为 00。</p> <p>00 编码 0—总线时钟 (BUSCLK)。</p> <p>01 编码 1—固定频率时钟 (XCLK)。</p> <p>10 编码 3—外部源 (TCLK 引脚), 下降边缘。</p> <p>11 编码 4—外部源 (TCLK 引脚), 上升边缘。</p>
3:0 后记	<p><b>时钟源预缩放器</b>—这四个读/写位从 8 位预缩放器的九个输出中选择一个。在计数器处于活动状态时更改预缩放器值不会清除计数器。计数继续使用新的预缩放器值。重置清除 PS 为 0000。</p> <p>0000 编码 0 — MTIM 时钟源 ÷ 1.</p> <p>0001 编码 1 — MTIM 时钟源 ÷ 2.</p> <p>0010 编码 2 — MTIM 时钟源 ÷ 4.</p> <p>0011 编码 3 — MTIM 时钟源 ÷ 8.</p> <p>0100 编码 4 — MTIM 时钟源 ÷ 16.</p> <p>0101 编码 5 — MTIM 时钟源 ÷ 32.</p> <p>0110 编码 6 — MTIM 时钟源 ÷ 64.</p> <p>0111 编码 7 — MTIM 时钟源 ÷ 128.</p> <p>1000 编码 8 — MTIM 时钟源 ÷ 256.</p> <p>所有其他编码默认为 MTIM 时钟源 ÷ 256.</p>

### 11.3.3 MTIM 计数器寄存器 (MTIMCNT)

MTIMCNT 是 8 位计数器当前 MTIM 计数的只读值。





字母 R

罗马字母的第 23 个字母


重置:

**图 11-5. MTIM 计数器寄存器 (MTIMCNT)**

**表 11-5. MTIMCNT 字段描述**

字段	描述
7:0 总数	<b>MTIM 计数</b> —这八个只读位包含 8 位计数器的当前值。写入对这个寄存器没有影响。重置将计数清除为 00 美元。

### 11.3.4 MTIM 模量寄存器 (MTIMMOD)



字母 R

罗马字母的第 23 个字母

重置:

**图 11-6. MTIM 模量寄存器 (MTIMMOD)**

**表 11-6. MTIMMOD 描述**

字段	描述
7:0 摩登派	<b>MTIM 模块</b> —这八个读/写位包含用于重置计数和设置 TOF 的模量值。00 美元的值使 MTIM 处于自由运行模式。写入 MTIMMOD 将计数重置为 00 美元并清除 TOF。重置将模块设置为 00 美元。

## 11.4 功能描述

MTIM 由一个带有 8 位模量寄存器的主 8 位上计数器、一个时钟源选择器和一个具有九个可选择值的预缩放块组成。该模块还包含软件可选中断逻辑。

MTIM 计数器 (MTIMCNT) 有三种操作模式：停止、自由运行和模态。重置后，计数器停止了。如果计数器启动时没有向模量寄存器写入新值，则计数器将处于自由运行模式。字母 T 当计数器运行时，除 00 美元以外的值在模块寄存器中时，计数器处于模模式。

在任何 MCU 重置后，计数器被停止并重置为 00 美元，模量设置为 00 美元。总线时钟被选为默认时钟源，预刻度值除以 1。要以自由运行模式启动 MTIM，只需写入 MTIM 状态 s 和控制寄存器 (MTIMSC) 并清除 MTIM 停止位 (TSTP)。

四个时钟源是软件可选的：内部总线时钟、固定频率时钟 (XCLK) 和 TCLK 引脚上的外部时钟，可选择在上升或下降边缘的增量。使用 MTIMCLK 中的 MTIM 时钟选择位 (CLKS) 选择所需的时钟源。如果在选择新时钟源时计数器处于活动状态 (TSTP = 0)，则计数器将继续使用新时钟源从以前的值计数。

九个预缩放值是软件可选的：时钟源除以 1、2、4、8、16、32、64、128 或 256。

预缩放器在 MTIMCLK 中选择位 (PS) 选择所需的预缩放值。如果选择新的预缩放器值时计数器处于活动状态 (TSTP = 0)，则计数器将继续使用新的预缩放器值从以前的值计数。

MTIM 模态寄存器 (MTIMMOD) 允许将溢出比较值设置为从 01 美元到 \$FF 的任何值。重置将模量清除为 00 美元，从而产生一个自由运行的计数器。

当计数器处于活动状态 (TSTP = 0) 时，计数器以选定的速率递增，直到计数与模量值匹配。当这些值匹配时，计数器溢出到 00 美元并继续计数。每当计数器溢出时，都会设置 MTIM 溢出标志 (TOF)。标志设置从模量值过渡到 00 美元。在计数器处于活动状态时写入 MTIMMOD，将计数器重置为 00 美元并清除 TOF。

清算 TOF 是一个两步过程。第一步是在设置 TOF 时读取 MTIMSC 寄存器。第二步是向 TOF 写入 0。如果在第一步和第二步之间发生另一个溢出，清除过程将被重置，TOF 将保持设置在执行第二步之后。这将防止第二次发生被错过。当 1 写入 TRST 或任何值写入 MTIMMOD 寄存器时，TOF 也会被清除。

MTIM 允许在设置 TOF 时生成可选的中断。要启用 MTIM 溢出中断，请在 MTIMSC 中设置 MTIM 溢出中断启用位 (TOIE)。TOIE 绝不能写入 1，而 TOF = 1。相反，TOF 必须被清除首先，然后 TOIE 可以设置为 1。

### 11.4.1 MTIM 操作示例

本节显示了当计数器从模寄存器中达到匹配值时，MTIM 操作的示例。






图 11-7. MTIM 计数器溢出示例

以...为例图 11-7，选定的时钟源可以是四种可能选择中的任何一个。预缩放器设置为  $PS = \%0010$  或除以 4。MTIMMOD 寄存器中的模值设置为 \$AA。当计数器 MTIMCNT 达到 \$AA 的模值时，计数器超过欠 00 美元，并继续计算。当计数器值从 \$AA 变为 \$00 时，计时器溢出标志 TOF 会设置。

设置 TOF 时会生成 MTIM 溢出中断，如果  $TOIE = 1$ 。

## 第 12 章 开发支持

### 12.1 简单介绍

RS08 系列的开发支持系统包括 RS08 后台调试控制器 (BDC)。

BDC 为目标 MCU 提供了一个单线调试接口。该界面为编程片上 FLASH 和其他非易失性存储器提供了一种方便的方法。此外，BDC 是开发的主要调试接口，并允许非 intrusive 访问内存数据和传统调试功能，如 CPU 寄存器修改、断点和单指令跟踪命令。

在 RS08 系列中，外部引脚上没有地址和数据总线信号。调试通过单线后台调试接口输入目标 MCU 的命令完成，包括在不使用重置引脚的情况下重置设备。




图 12-1. 将 MCU 连接到主机进行调试

## 12.2 特点

RS08 后台调试控制器 (BDC) 的功能包括:

- 使用单个引脚进行后台调试串行通信
- 非侵入用户内存资源; BDC 寄存器不位于内存映射中
- SYNC 命令来确定目标通信速率
- 非侵入性命令允许在 CPU 运行用户代码时访问内存资源, 而不会停止应用程序
- 用于 CPU 寄存器访问的主动后台模式命令
- GO 和 TRACE1 命令
- BACKGROUND 命令可以从等待或停止模式唤醒 CPU

- BDC\_RESET 命令允许主机在不使用重置引脚的情况下重置 MCU
- 一个内置在 BDC 的硬件地址断点
- 如果启用 BDM 在 CPU 处于停止模式时允许调试，则 RS08 时钟源在停止模式下运行
- COP 监督机构在活动后台模式下暂停

## 12.3 RS08 后台调试控制器 (BDC)

RS08 系列中的所有 MCU 都包含一个单线背景调试接口，该接口支持片上非易失性内存的电路内编程和复杂的调试功能。与早期 8 位 MCU 上的调试接口不同，这个调试系统提供 S 用于最大限度地减少对正常应用程序资源的干扰。它不使用内存映射中的任何用户内存或位置。它只需要使用仅输出的 BKGD 引脚。此引脚将与简单的仅用户输出功能共享（通常是端口，比较器输出等），可以在正常用户模式下轻松调试。

RS08 BDM 命令分为两组：

- 活动后台模式命令要求目标 MCU 处于活动后台模式（用户程序未运行）。BACKGROUND 命令导致目标 MCU 进入活动后台模式。活动后台模式命令允许 CPU 寄存器 s 被读取或写入，并允许用户一次跟踪一个（TRACE1）用户指令，或从活动后台模式转到用户程序。
- 即使在用户程序运行时，也可以随时执行非侵入性命令。非侵入性命令允许用户在后台调试控制器（BDC）内读取或写入 MCU 内存位置或访问状态和控制寄存器。

通常，一个相对简单的接口 pod 用于将命令从主机转换为自定义串行接口到单线后台调试系统的命令。根据开发工具供应商的不同，此接口 pod 可能会使用标准 RS-232 串行端口、并行打印机端口或其他类型的通信，如以太网或通用串行总线（USB），用于在主机 PC 和 pod 之间进行通信。

图 12-2 显示 RS08 BDM pod 连接的标准标头。pod 是一种小型接口设备，将个人电脑等主机连接到目标 RS08 系统。BKGD 和 GND 是与目标 MCU 通信所需的最低连接。连接器中包含伪开漏 RESET 信号，以允许主机强制或监控（如果 RESET 作为输出可用）目标系统重置的直接硬件方法。

RS08 BDM 吊舱提供 V<sub>代表</sub> 当需要电路内编程时，电压到 RS08 MCU。

V<sub>代表</sub> 来自 pod 的连接与 RESET 共享，如图所示图 12-2。对于 V<sub>代表</sub> 要求请参阅电气附录中的 FLASH 规范。




图 12-2. 标准 RS08 BDM 工具连接器

后台调试控制器（BDC）串行通信使用 M68HC12 微控制器系列中首次引入的自定义串行协议。该协议要求主机知道通信时钟速率，该速率由目标 BDC 时钟速率决定。如果主机试图与具有未知 BDC 时钟速率的目标 MCU 通信，则可能会向目标 MCU 发送 SYNC 命令，以请求定时同步响应信号，主机可以从中确定正确的通信在速度上。

对于 RS08 MCU，BDC 时钟与 MCU 总线时钟的频率相同。有关通信协议的详细说明，请参阅第 12.3.2 节“通信详情。”

### 12.3.1 BKGD 引脚描述

BKGD 是单线背景调试接口引脚。BKGD 是一个伪开排水销，包含片上拉销，因此它不需要外部上拉电阻。与典型的开漏引脚不同，外部电阻电容器（RC）时间常数  $\tau$  这个引脚受外部电容的影响，在信号上升时间中几乎没有作用。自定义协议提供了简短的、主动驱动的加速脉冲，以在此引脚上强制快速上升时间，而不会冒有害的驱动级别冲突的风险。字母 Refer 到第 12.3.2 节“通信详情，了解更多详情。

该引脚的主要功能是后台调试命令和数据的双向串行通信。在重置期间，此引脚在以活动后台模式启动和运行应用程序的正常用户模式之间进行选择。这个别针也是我们 ed 请求定时同步响应脉冲，以允许主机开发工具确定目标 BDC 时钟频率。

通过控制 BKGD 引脚并强制重置 MCU（发布 BDC\_RESET 命令，或通过开机重置（POR）），主机可以强制目标系统重置为活动后台模式，而不是启动用户应用程序。这很有用控制目标 MCU，其 FLASH 程序内存尚未使用用户应用程序编程。

当没有调试器 pod 连接到 6 针 BDM 接口连接器时，BKGD 上的内部上拉决定了正常操作模式。

在某些 RS08 设备上，BKGD 引脚可能与替代的仅输出功能共享。要支持 BDM 调试，用户必须禁用此替代功能。替代功能的调试必须在不使用 BDM 的正常用户模式下完成。

### 12.3.2 沟通细节

BDC 串行接口要求主机在 BKGD 引脚上生成下降边缘，以指示每个位时间的开始。无论数据是传输还是接收，主机都会提供这种下降的边缘。

BDC 串行通信协议要求主机知道目标 BDC 时钟速度。命令和数据以每位 16 个 BDC 时钟周期发送最显著位优先（MSB 优先）。如果在主机的下降边缘之间发生 512 BDC 时钟周期，接口将计时。此超时发生时正在进行的任何 BDC 命令都会中止，而不会影响目标 MCU 系统的内存或操作模式。

图 12-3 显示将逻辑 1 或 0 传输到目标 MCU 的 BKGD 引脚的外部主机。主机与目标异步，因此从主机生成的下降边缘到目标感知位时间开始的地方有 0 比 1 的周期延迟。字母 T 在目标 BDC 时钟周期之后，目标在 BKGD 引脚上感应到位电平。通常，主机在主机到目标传输期间主动驱动

伪开排BKGD引脚，以加快上升边缘的速度。因为目标不驱动BKGD p在主机到目标期间，没有必要将线路视为开放漏电信号。




图 12-3. BDC 主机到目标串行位定时

图 12-4 显示从目标 MCU 接收逻辑 1 的主机。由于主机与目标异步，从 BKGD 上主机生成的下降边缘到目标中位时间的感知开始，有一个 0 比 1 的周期延迟。主机持有 BKGD 引脚低到足以让目标识别它（至少两个目标 BDC 周期）。在目标在感知到位时间开始七个周期后，在目标驱动短暂的有源高加速脉冲之前，主机必须释放低驱动器。主机必须抽样位水平在开始位时间后大约 10 个周期。




图 12-4. BDC 目标到主机串行位定时 (逻辑 1)

图 12-5 显示主机从目标 MCU 接收逻辑 0。由于主机与目标异步，从 BKGD 上主机生成的下降边缘到目标感知的位时间开始，有一个 0 比 1 的周期延迟。主持人发起有点时间，但目标完成了它。因为目标希望主机接收逻辑 0，所以它将 BKGD 引脚低驱动 13 个 BDC 时钟周期，然后短暂地将其高驱动以加速上升边缘。主机对大约 10 cy 的位级进行采样开始位时间后 cles。




图 12-5. BDM 目标到主机串行位定时 (逻辑 0)

### 12.3.3 SYNC 和串行通信超时

主机通过在 BKGD 引脚上生成下降边缘来启动主机到目标的串行传输。如果 BKGD 保持在低水平超过 128 个目标时钟周期，目标就会明白发出了 SYNC 命令。在这种情况下，目标将保持等待  $N_g$  for a rising edge on BKGD to answer the SYNC request pulse.如果未检测到上升边缘，目标将无限期地等待，没有任何超时限制。当 BKGD 在有效的 SYNC 请求后出现上升边缘时，BDC 将驱动 BKGD 引脚低，正好为 128 个 BDC 周期。

现在考虑一下主机在 128 个周期之前将 BKGD 返回到逻辑 1 的情况。这被解释为有效的位传输，而不是 SYNC 请求。目标将继续等待另一个下降边缘，标志着新钻头的开始。然而，如果一个自上次坠落边缘以来，目标在 512 个时钟周期内没有检测到新的坠落边缘，发生超时，当前命令被丢弃，而不会影响内存或 MCU 的操作模式。这被称为对 BD 的软重置 C。

如果发出了读取命令，但没有在 512 个串行时钟周期内检索到数据，则将发生软重置，导致该命令被忽略。超时发生后，数据无法检索。软重置也用于和 READ\_BLOCK 或 WRITE\_BLOCK 命令。

以下描述了主机在没有目标超时或将位解释为 SYNC 命令的情况下保证逻辑 1 或 0 位传输的实际位时要求：

- 要发送逻辑 0，BKGD 必须保持在最低水平，至少 12 个 BDC 周期和最多 511 个 BDC 周期，但命令序列的第一个位除外，该命令序列将作为 SYNC 请求被检测。
- 要发送逻辑 1，BKGD 必须保持至少四个 BDC 周期的低位，在第八个周期之前释放，并至少保持高位，直到第 16 个 BDC 周期。
- 后续位必须在上次发送的 512 个 BDC 周期内发生。

## 12.4 BDC 寄存器和控制位

BDC 包含两个非 CPU 可访问的寄存器：


- BDC 状态和控制寄存器（BDCSCR）是一个 8 位寄存器，包含后台调试控制器的控制和状态位。
- BDC 断点寄存器（BDCBKPT）持有 16 位断点匹配地址。

这些寄存器使用专用的串行 BDC 命令访问，并且不位于目标 MCU 的内存空间中（因此它们没有地址，用户程序无法访问）。

BDCSCR 中的一些位有写入限制；否则，这些寄存器可以随时读取或写入。例如，当 MCU 处于活动后台模式时，ENBDM 控制位可能无法写入。这防止了模棱两可的条件当 MCU 已经处于活动后台模式时，控制位禁止活动后台模式。此外，状态位（BDMACT、WS 和 WSF）是只读状态指示器，永远不能用 WRITE\_CONTROL 串行 BDC 命令写入。

### 12.4.1 BDC 状态和控制寄存器（BDCSCR）

此寄存器可以通过串行 BDC 命令（READ\_STATUS 和 WRITE\_CONTROL）读取或写入，但用户程序无法访问，因为它不位于 MCU 的正常内存图中。



字母 R

罗马字母的第 23 个字母

通常的  
调整



图 12-6. BDC 状态和控制寄存器 (BDCSCR)

表 12-1. BDCSCR 注册字段描述

字段	描述
7 ENBDM	<b>启用 BDM (允许活动后台模式)</b> —通常, 此位由调试主机在调试会话开始后不久或每当调试主机重置目标并保持1时写入1, 直到正常重置清除它。如果应用程序可以进入停止模式, 如果需要调试功能, 则需要设置此位。 0 BDM 无法激活 (仍然允许非侵入性命令)。 1 BDM 可以激活, 以允许活动后台模式命令。
6 BDMACT	<b>后台模式活动状态</b> —这是一个只读状态位。 0 BDM 未激活 (用户应用程序正在运行)。 1 BDM 处于活动状态并等待串行命令。

表 12-1. BDCSCR 寄存器字段描述 (续)

字段	描述
5 BKPTEN	<b>BDC 断点启用</b> —如果此位清晰, BDC 断点将被禁用, FTS (强制标签选择) 控制位和 BDCBKPT 匹配寄存器将被忽略 0 BDC 断点禁用。 启用 1 个 BDC 断点。
4 英尺	<b>强制/标签选择</b> —当 FTS = 1 时, 每当 CPU 地址总线与 BDCBKPT 匹配寄存器匹配时, 都会请求断点。当 FTS = 0 时, CPU 地址总线和 BDCBKPT 寄存器之间的匹配会导致获取的操作码被标记。如果这个标记的操作码到达指令队列的末尾, CPU 将进入活动后台模式, 而不是执行标记的操作代码。 0 在断点地址处标记操作码, 如果 CPU 尝试执行该指令, 则进入活动后台模式。 1 断点匹配在下一个指令边界强制活动后台模式 (地址不必是操作码)。
2 WS	<b>等待或停止状态</b> —当目标 CPU 处于等待或停止模式时, 大多数 BDC 命令无法工作。然而, 背景命令可用于强制目标 CPU 停止等待或停止, 并进入所有 BDC 命令工作的活动后台模式。每当主机强制目标 MCU 进入活动后台模式时, 主机必须发出 READ_STATUS 命令, 在尝试其他 BDC 命令之前检查 BDMACT = 1。 0 目标 CPU 正在运行用户应用程序代码或处于活动后台模式 (当后台处于活动状态时没有处于等待或停止模式)。 1 目标 CPU 处于等待或停止模式, 或者使用背景命令从等待或停止更改为活动后台模式。



1 WSF	<p><b>等待或停止故障状态</b>—如果内存访问命令因目标 CPU 在同一时间或大约同一时间执行等待或停止指令而失败，则设置此状态位。通常的恢复策略是发出背景命令，以退出等待或停止模式进入活动后台模式，重复失败的命令，然后返回到用户程序。（通常，主机将恢复 CPU 寄存器和堆栈值，并重新执行等待或停止指令。）</p> <p>0 内存访问与等待或停止指令不冲突。</p> <p>1 内存访问命令失败，因为 CPU 进入等待或停止模式。</p>
----------	---

## 12.4.2 BDC 断点比赛注册

这个 16 位寄存器保存 BDC 中硬件断点的 14 位地址。BDCSCR 中的 BKPTEN 和 FTS 控制位用于启用和配置断点逻辑。专用串行 BDC 命令（READ\_BKPT 和 WRITE\_BKPT）用于读取和写入 BDCBKPT 寄存器。

在运行用户应用程序之前，当目标 MCU 处于活动后台模式时，通常会设置断点。然而，由于 READ\_BKPT 和 WRITE\_BKPT 是非侵入性命令，因此即使在用户程序运行时也可以执行。有关 BDC 中硬件断点逻辑的设置和使用的更多信息，请参阅 RS08 系列参考手册。”




图 12-7. BDC 断点匹配寄存器 (BDCBKPT)

## 12.5 RS08 BDC 命令

BDC 命令从主机串行发送到目标 MCU 的 BKGD 引脚。所有命令和数据都使用自定义 BDC 通信协议先发送 MSB。活动后台模式命令要求目标 MCU 当前处于活动状态无论目标 MCU 处于活动后台模式还是运行用户应用程序程序，都可以随时发出非侵入性命令。

表 12-2 显示所有 RS08 BDC 命令，其编码结构的速记描述，以及每个命令的含义。

### 编码结构命名法

以下术语用于表 12-2 描述 BDC 命令的编码结构。

- 命令从主机到目标方向的 8 位命令代码开始（最重要的位优先）
- / = 分隔命令的部分
- D = 延迟 16 到 511 个目标 BDC 时钟周期
- 软重置 = 从上次主机下降边缘延迟至少 512 个 BDC 时钟周期
- AAAA = 主机到目标方向的 16 位地址<sup>1</sup>

<sup>1</sup> . The RS08 CPU uses only 14 bits of address and occupies the lower 14 bits of the 16-bit AAAA address field. The values of address bits 15 and 14 in AAAA are truncated and thus do not matter.

- RD = 目标到主机方向的八位读取数据
- WD = 八位在主机到目标方向的写入数据
- RD16 = 目标到主机方向的 16 位读取数据
- WD16 = 主机到目标方向的 16 位写入数据
- 纳粹党 = 目标到主机方向 (STATUS) 的 BDCSCR 内容
- 卫军
- 立方厘米 = BDCSCR 在主机到目标方向 (CONTROL) 的八位写入数据
- 米
- RBKP = 目标到主机方向的 16 位读取数据 (来自 BDCBKPT 断点寄存器)
- WBKP = 主机到目标方向的 16 位写入数据 (用于 BDCBKPT 断点寄存器)

第 12 章 发展支持

表 12-2. RS08 BDC 命令摘要

命令助记符	活跃背景 模式/ 非侵入性	编码 结构	描述
同步	非侵入性	不适用的 <sup>1</sup>	请求定时参考脉冲以确定目标 BDC 通信速度
BDC_RESET	任何 CPU 模式	18 <sup>2</sup>	请求 MCU 重置
背景	非侵入性	90/天	如果启用, 请进入活动后台模式 (如果 ENBDM 位等于 0, 请忽略)
阅读_状态	非侵入性	E4/SS	从 BDCSCR 读取 BDC 状态
写_控制	非侵入性	C4/CC	在 BDCSCR 中写入 BDC 控件
阅读_字节	非侵入性	E0/AAAA/d/RD	从目标内存中读取一个字节
阅读_字节_WS	非侵入性	E1/AAAA/d/SS/RD	阅读一个字节并报告状态
写_字节	非侵入性	C0/AAAA/WD/d	写入一个字节到目标内存
写_字节_WS	非侵入性	C1/AAAA/WD/d/SS	写一个字节并报告状态
阅读_BKPT	非侵入性	E2/RBKP	读取 BDCBKPT 断点寄存器
写_BKPT	非侵入性	C2/WBKP	编写 BDCBKPT 断点寄存器
围棋	活动后台模式	08/d	从当前 PC 中的地址开始执行用户应用程序

痕迹 1	活动后台模式	10/d	在地址处跟踪一个用户指令 在 PC 中，然后返回到活动后台模式
阅读_BLOCK	活动后台模式	80/AAAA/d/RD <sup>3</sup>	从 AAAA 开始从目标内存中读取数据块， 直到检测到软重置
写_块	活动后台模式	88/AAAA/WD/d <sup>4</sup>	从 AAAA 开始将数据块写入目标内存，直 到检测到软重置
阅读_A	活动后台模式	68/d/RD	读取累加器 (A)

表 12-2. RS08 BDC 指挥摘要 (续)

命令助记符	活跃背景 模式/ 非侵入性	编码 结构	描述
写_A	活动后台模式	48/WD/d	写累加器 (A)
阅读_CCR_PC	活动后台模式	6B/d/RD16 <sup>5</sup>	读取 CCR 位 z, c 与 14 位程序计数器 (PC) RD16=zc:PC
写_CCR_PC	活动后台模式	4B/WD16/d <sup>6</sup>	写入 CCR 位 z, c 与 14 位程序计数器 (PC) WD16=zc: PC
阅读_SPC	活动后台模式	6F/d/RD16 <sup>7</sup>	阅读 14 位影子程序计数器 (SPC) RD16=0:0:SPC
写_SPC	活动后台模式	4F/WD16/d <sup>8</sup>	写入 14 位影子程序计数器 (SPC) WD16 = x:x:SPC, “x”显示的两个最重要的 位被目标忽略

<sup>1</sup> SYNC 命令是一个没有命令代码的特殊操作。

<sup>2</sup> 18 是 TAGGO 的 HCS08 BDC 指挥部。

<sup>3</sup> 每个 RD 需要主机读取数据字节和下次读取之间的延迟，当目标检测到软重置时，命令结束。

<sup>4</sup> 每个 WD 需要在主机写入数据字节和下一个字节之间延迟，当目标检测到软重置时，命令结束。

<sup>5</sup> HCS08 BDC 有单独的 READ\_CCR 和 READ\_PC 命令，RS08 BDC 合并了此命令。

<sup>6</sup> HCS08 BDC 有单独的 WRITE\_CCR 和 WRITE\_PC 命令，RS08 BDC 结合了这些命令。

<sup>7</sup> 6F 是 HCS08 BDC 的 READ\_SP (读取堆栈指针)。

<sup>8</sup> 4F 是 HCS08 BDC 的 WRITE\_SP (写入堆栈指针)。

第 12 章 发展支持

# 附录 A

## 电气特性

### A.1 简单介绍

本章包含电气和定时规范。

### A.2 绝对最高评级

绝对最大额定值仅为应力额定值，不能保证最大值的操作。压力超过中规定的极限表 A-1 可能会影响设备可靠性或对设备造成永久性损坏。有关功能操作条件，请参阅本章的其余表格。

该设备包含防止高静电或电场损坏的电路；但是，建议采取正常的预防措施，以避免对该高阻抗电路施加任何高于最大额定电压的电压。如果未使用的输入绑定到适当的逻辑电压电平（例如，V<sub>DD</sub> 或 V<sub>DDIO</sub>）或启用与引脚关联的可编程上拉电阻。

表 A-1. 绝对最高评级

评分	标志	价值	单位
电源电压	V <sub>DD</sub>	-0.3 到 +5.8	V
最大电流进入 V <sub>DD</sub>	I <sub>DD</sub>	120	mA
数字输入电压	V <sub>DI</sub>	-0.3 到 V <sub>DD</sub> + 0.3	V
瞬时最大电流 单引脚限制（适用于所有端口引脚）1, 2, 3	I <sub>DI</sub>	±25	mA
存储温度范围	字母 T <sub>Stg</sub>	-55 到 150	°C

<sup>1</sup> 输入必须电流限制为指定的值。要确定所需限流电阻的值，请计算正（V<sub>DD</sub>）的电阻值（ $R = \frac{V_{DD} - V_{DI}}{I_{DI}}$ ）和负（V<sub>SS</sub>）钳电压，然后使用两个电阻值中较大的一个。

<sup>2</sup> 所有功能性非供应都内部夹紧到 V<sub>DD</sub> 和 V<sub>SS</sub> 除了 RESET/V<sub>SS</sub> 内部夹在 V<sub>DD</sub> 上的 V<sub>SS</sub> 只是。

<sup>3</sup> 电源必须在运行 V<sub>DD</sub> 中保持监管 V<sub>DD</sub> 在瞬时和运行最大电流条件下的范围。如果正注入电流（V<sub>DI</sub> > V<sub>DD</sub>）比我更伟大 V<sub>DD</sub>，注入电流可能会从 V<sub>DD</sub> 流出 V<sub>DD</sub> 并可能导致外部电源脱离监管。确保外部 V<sub>DD</sub> 负载将分流电流大于最大注入电流。当 MCU 不消耗电力时，这将是最大的风险。例如：如果没有系统时钟，或者时钟速率非常低，这将降低整体功耗。

### A.3 热特性

本节提供有关工作温度范围、功耗和封装热阻的信息。与片上逻辑和稳压器电路中的功耗相比，I/O 引脚的功耗通常很小由用户决定，而不是由 MCU 设计控制。为了拿  $P_{I/O}$  在功率计算中，确定实际引脚电压和  $V$  之间的差异  $V_{\text{纳粹党卫军}}$  或  $V_{\text{女儿}}$  并乘以每个 I/O 引脚的引脚电流。除引脚电流异常高（重负载）外，引脚电压和  $V$  之间的差值  $V_{\text{纳粹党卫军}}$  或  $V_{\text{女儿}}$  会非常小。

表 A-2。热特性

评分	标志	价值	单位
工作温度范围（包装）	字母 T 罗马字母的 母的第一个字母	字母 T 字母 I 到 $T_H-40$ 到 85	°字母 C
最高连接温度	字母 T JMAX	105	°字母 C
耐热性 1,2,3,4			
6 针 DFN	ΘJA	1s 2s2p	°C/W
8 针 PDIP		1s 2s2p	
8 针 SOIC		1s 2s2p	
		1s 2s2p	
		1s 2s2p	
		1s 2s2p	
		1s 2s2p	
		1s 2s2p	

1 接点温度是模具尺寸、片上功耗、封装热阻、安装点（板）温度、环境温度、气流、板上其他组件的功耗和板热阻的函数。

2 连接到环境自然对流

3 1s - 单层板，一个信号层

4 2s2p - 四层板，2 个信号和 2 个电源层

平均芯片结温度（ $T_{\text{第十个英文字母 J}}$ ）在 °C 可以从以下地址获得：

$$T_{\text{第十个英文字母 J}} = T_{\text{罗马字母的第一个字母}} + (P_D \times \Theta_{JA})$$

Eqn. A-1

在哪里：

字母 T 罗马字母的第一个字母 = 环境温度，°字母 C  
 $\Theta_{JA}$  = 封装热阻，连接到环境，°C/W

$$P_D = P_{\text{Int}} + P_{I/O}$$

$P_{\text{Int}}$  =  $V_{\text{女儿}} \times I_{\text{女儿}}$ ，瓦特—芯片内部电源

$P_{I/O}$  = 输入和输出引脚的耗电——用户确定

对于大多数应用,  $P_{I/O} \ll P_{Int}$  并且可以被忽视。P 之间的近似关系  $P_D$  和  $T_{第十个英文字母 J}$  (如果  $P_{I/O}$  被忽视) 是:

$$P_D = K \div (T_{第十个英文字母 J} + 273^\circ\text{C}) \quad \text{Eqn. A-2}$$

解决方程 A-1 和方程 A-2 对于 K 给:

$$K = P_D \times (T_{罗马字母的第一个字母} + 273^\circ\text{C}) + \Theta_{JA} \times (P_D)^2 \quad \text{Eqn. A-3}$$

其中 K 是与特定部分相关的常数。K 可以从确定方程 A-3 通过测量  $P_D$  (处于平衡状态) 对于一个已知的  $T_{罗马字母的第一个字母}$ 。使用 K 的这个值,  $P_D$  和  $T_{第十个英文字母 J}$  可以通过迭代求解任何 T 值的方程 1 和 2 来获得  $T_{罗马字母的第一个字母}$ 。

## A.4 静电放电 (ESD) 保护特性

虽然在这些设备上, 静电放电的损坏比早期的 CMOS 电路少得多, 但应采取正常的处理预防措施, 以避免暴露于静电放电。进行资格测试, 以确保这些设备能够暴露在合理的静电水平下, 而不会受到任何永久性损害。所有 ESD 测试都符合 CDF-AEC-Q00 汽车级集成电路应力测试资格。

(<http://www.aecouncil.com/>) 考虑设备如果在暴露于 ESD 脉冲后, 设备不再符合设备规格要求, 则该设备已失败。根据适用的设备规格在室温下进行完整的直流参数和功能测试, 然后是高温除非设备规范中另有说明, 否则擦除。

表 A-3. ESD 保护特性

参数	标志	价值	单位
机器型号的 ESD 目标 (MM) MM 电路描述	$V_{THMM}$	200	V
人体模型 (HBM) 的 ESD 目标 HBM 电路描述	$V_{THHBM}$	2000	V

## A.5 DC 特性

本节包括有关电源要求、I/O 引脚特性和各种工作模式下的电源电流的信息。

表 A-4. 直流特性 (温度范围=-40 至 85°C 环境)

参数	标志	分钟	典型的	麦克斯	单位
电源电压 (运行、等待和停止模式。) $0 < f_{公共汽车} < 10\text{MHz}$	$V_{女儿}$	1.8	—	5.5	V
最小 RAM 保留电源电压 适用于 $V_{女儿}$	$V_{公羊}$	0.8 <sup>1</sup>	—	—	V



低压检测阈值 ( $V_{\text{女儿}}_{\text{坠落}}$ ) ( $V_{\text{女儿}}_{\text{上升}}$ )	VLVD	1.80 1.88	1.86 1.94	1.95 2.03	V
开机重置 (POR) 电压	V 波尔	0.9	1.4	1.7	V
输入高压 ( $V_{\text{女儿}} > 2.3\text{V}$ ) (所有数字输入)	V <sub>IH</sub>	$0.70 \times V_{\text{女儿}}$	—	—	V
输入高压 ( $1.8\text{V} \leq V_{\text{女儿}} \leq 2.3\text{V}$ ) (所有数字输入)	V <sub>IH</sub>	$0.85 \times V_{\text{女儿}}$	—	—	V

**表 A-4. 直流特性 (续) (温度范围=-40 至 85°C 环境)**

参数	标志	分钟	典型的	麦克斯	单位
输入低电压 ( $V_{\text{女儿}} > 2.3\text{V}$ ) (所有数字输入)	V <sub>伊利诺伊州</sub>	—	—	$0.30 \times V_{\text{女儿}}$	V
输入低电压 ( $1.8\text{V} \leq V_{\text{女儿}} \leq 2.3\text{V}$ ) (所有数字输入)	V <sub>伊利诺伊州</sub>	—	—	$0.30 \times V_{\text{女儿}}$	V
输入滞后 (所有数字输入)	V <sub>Hys</sub>	$0.06 \times V_{\text{女儿}}$	—	—	V
输入泄漏电流 (每针) $V_{\text{钨}} = V_{\text{女儿}}$ 或 $V_{\text{SS}}$ , 所有仅输入引脚	我 <sub>钨</sub>	—	0.025	1.0	M 罗马字母的第一个字母
高阻抗 (非状态) 泄漏电流 (每针) $V_{\text{钨}} = V_{\text{女儿}}$ 或 $V_{\text{纳粹党卫军}}$ , 所有输入/输出	我 <sub>盎司</sub>	—	0.025	1.0	M 罗马字母的第一个字母
内部上拉/下拉电阻 <sup>2</sup> (所有端口引脚)	字母 R <sub>PU</sub>	20	45	65	KΩ
输出高压 (端口 A) 我 <sub>啊</sub> = -5 mA ( $V_{\text{女儿}} \geq 4.5\text{V}$ ) 我 <sub>啊</sub> = -3 mA ( $V_{\text{女儿}} \geq 3\text{V}$ ) 我 <sub>啊</sub> = -2 mA ( $V_{\text{女儿}} \geq 1.8\text{V}$ )	V <sub>啊</sub>	$V_{\text{女儿}} - 0.8$	—	— — —	V
最大总计 I <sub>啊</sub> 适用于所有端口引脚	我 <sub>OHT</sub>	—	—	40	妈
输出低压 (端口 A) 我 <sub>OL</sub> = 5 mA ( $V_{\text{女儿}} \geq 4.5\text{V}$ ) 我 <sub>OL</sub> = 3 mA ( $V_{\text{女儿}} \geq 3\text{V}$ ) 我 <sub>OL</sub> = 2 mA ( $V_{\text{女儿}} \geq 1.8\text{V}$ )	V <sub>OL</sub>	—	—	0.8 0.8 0.8	V
最大总计 I <sub>OL</sub> 适用于所有端口引脚	我 <sub>奥尔特</sub>	—	—	40	妈
直流喷射电流 <sup>3, 4, 5 6</sup> $V_{\text{钨}} < V_{\text{纳粹党卫军}}$ , $V_{\text{钨}} > V_{\text{女儿}}$ 单针限制	我 <sub>IC</sub>	—	—	0.2 0.8	mA mA

总 MCU 限制，包括所有应力引脚的总和					
输入电容（所有非供应引脚）	字母 C 钢	—	—	7	pF

- 1 此参数具有特征，而不是在每台设备上进行测试。
- 2 拉电阻的测量条件： $V_{\text{钢}} = V_{\text{纳粹党卫军}}$ 用于引体向上和  $V_{\text{钢}} = V_{\text{女儿}}$ 用于下拉。
- 3 所有功能性非供应销都内部夹紧到  $V_{\text{纳粹党卫军}}$ 和  $V_{\text{女儿}}$ 除了 RESET/ $V_{\text{代表}}$ 它内部夹紧到  $V_{\text{纳粹党卫军}}$ 只是。
- 4 输入必须电流限制为指定的值。要确定所需限流电阻的值，请计算正负钳电压的电阻值，然后使用两个值中较大的一个。
- 5 电源必须在运行  $V$  中保持监管  $V_{\text{女儿}}$ 在瞬时和运行最大电流条件下的范围。如果正注入电流 ( $V_{\text{钢}} > V_{\text{女儿}}$ ) 比我更伟大  $V_{\text{女儿}}$ ，注入电流可能会从  $V$  流出  $V_{\text{女儿}}$ 并可能导致外部电源脱离监管。确保外部  $V_{\text{女儿}}$ 负载将分流电流大于最大注入电流。当 MCU 不消耗电力时，这将是最大的风险。例如：如果没有系统时钟，或者如果时钟速率非常低，这将降低整体功耗。
- 6 此参数具有特征，而不是在每台设备上进行测试。

Typical IOH vs VDD-VOH at VDD=5V




图 12-8。典型的 IOH 与 VDD-VOH VDD = 5 V

Typical IOH vs VDD-VOH at VDD=3V




图 12-9。典型的 IOH 与 VDD-VOH VDD = 3 V

Typical IOH vs VDD-VOH at VDD=1.8V




图 12-10。典型的 IOH 与 VDD-VOH VDD = 1.8 V

Typical IOL vs VOL at VDD=5V




图 12-11。典型的 IOL 对 VOL VDD = 5 V

Typical IOL vs VOL at VDD=3V






图 12-12。典型的  $V_{OL}$  对  $V_{DD} = 3V$ 

 图 12-13。典型的  $V_{OL}$  对  $V_{DD} = 3V$ 

 图 12-14。典型的  $V_{OL}$  对  $V_{DD} = 3V$ 

## A.6 供应电流特性

表 A-5。供应电流特性

参数	标志	$V_{DD}$ (V)	典型的 <sup>1</sup>	麦克斯 <sup>2</sup>	温度。 (°C)
<sup>3</sup> 运行供应电流测量在 (F 公共汽车 = 10 兆赫)	RIDD10	5	5.6 毫安 5.8 毫安	6.5 毫安	25 85
		3	4.7 毫安 4.8 毫安	5.5 毫安	25 85
		1.8	2.3 毫安 2.4 毫安	3 毫安	25 85

<sup>3</sup> 运行供应电流测量在 (F 公共汽车 = 1.25 MHz)	RIDD1	5	1 mA 1.1 mA	1.5 毫安	25 85
		3	0.9 毫安 0.95 毫安	1.2 毫安	25 85
		1.8	0.6 毫安 0.62 毫安	0.8 mA	25 85
停止模式供应电流	第七个音节女儿	5	1M 罗马字母的第一个字母 3M 罗马字母的第一个字母	2M 罗马字母的第一个字母 5M 罗马字母的第一个字母	25 85
		3	0.9MA 2.5M 罗马字母的第一个字母	2M 罗马字母的第一个字母 5M 罗马字母的第一个字母	25 85
		1.8	0.7M 罗马字母的第一个字母 2M 罗马字母的第一个字母	2M 罗马字母的第一个字母 4M 罗马字母的第一个字母	25 85
从停止的 Bandgap 缓冲添加器 (BGBE = 1)	—	5	20M 罗马字母的第一个字母	30M 罗马字母的第一个字母	25
				85	
		3	20M 罗马字母的第一个字母	30M 罗马字母的第一个字母	25
				85	
		1.8	20M 罗马字母的第一个字母	30M 罗马字母的第一个字母	25
				85	

表 A-5。 供应电流特性 (续)

参数	标志	V <sub>女儿</sub> (五)	典型的 <sup>2</sup>	麦克斯 <sup>34</sup>	温度。 (°C)
来自停止的 ACMP 加号 (ACME = 1)	—	5	15M 罗马字母的 第一个字母	20M 罗马 字母的第一 个字母	25
					85
		3	15M 罗马字母的 第一个字母	20M 罗马 字母的第一 个字母	25
					85
		1.8	15M 罗马字母的 第一个字母	20M 罗马 字母的第一 个字母	25
					85
来自停止的 RTI 加插器 启用 1kHz 时钟源 <sup>5</sup>	—	5	300 nA	500 nA	25 85
		3	300 nA	500 nA	25 85
		1.8	300 nA	500 nA	25 85
来自停止的 RTI 加插器 启用 32kHz ICS 内部时钟源参考	—	5	140M 罗马字母的 第一个字母	165M 罗马 字母的第一 个字母	25 85
		3	140M 罗马字母的 第一个字母	165M 罗马 字母的第一 个字母	25 85
		1.8	135M 罗马字母的 第一个字母	160M 罗马 字母的第一 个字母	25 85
LVI 加号从停止 (LVDE=1 和 LVDSE=1)	—	5	70M 罗马字母的 第一个字母	85M 罗马 字母的第一 个字母	25 85

<sup>2</sup> Typicals are measured at 25°C.


<sup>3</sup> Maximum value is measured at the nominal V<sub>DD</sub> voltage times 10% tolerance. Values given here are preliminary estimates prior to completing characterization

<sup>4</sup> Does not include any dc loads on port pins

<sup>5</sup> Most customers are expected to find that auto-wakeup from stop can be used instead of the higher current wait mode. Wait mode typical is 560 μA at 3 V and 422 μA at 2V with f<sub>Bus</sub> = 1 MHz.

		3	70M 罗马字母的 第一个字母	85M 罗马 字母的第一 个字母	25 85
		1.8	65M 罗马字母的 第一个字母	80M 罗马 字母的第一 个字母	25 85

Typical Run IDD vs VDD at FEI mode


 图 12-15。典型运行 I<sub>DD</sub> 对 V<sub>DD</sub> 对于 FEI 模式

## A.7 模拟比较器 (ACMP) 电气

表 A-6。模拟比较器电气规格

特征	标志	分钟	典型的	麦克斯	单位
电源电压	V <sub>女儿</sub>	1.80	—	5.5	V
模拟输入电压	V <sub>AIN</sub>	V <sub>纳粹党卫军</sub> -0.3	—	V <sub>女儿</sub>	V
模拟源阻抗	字母 R <sub>神</sub>	—	—	10	KΩ
模拟输入偏移电压 <sup>1</sup>	V <sub>AIO</sub>	—	20	40	毫伏
模拟比较器滞后 <sup>1</sup>	V <sub>H</sub>	3.0	9.0	15.0	毫伏
模拟比较器带盖参考电压 <sup>1</sup>	V <sub>BG</sub>	1.155	1.190	1.230	V
供应电流 (活跃) <sup>1</sup>	我 DDAC	—	20	35	M 罗 马字 母 的 第 一 个 字 母
模拟输入泄漏电流 <sup>1</sup>	我阿尔克	—	—	1.0	M 罗 马字 母 的 第 一

					个字母
模拟比较器初始化延迟 <sup>1</sup>	字母 TAINIT	—	—	1.0	M 罗马字母的第十九个

<sup>1</sup> 这些数据具有特征，但未经过生产测试。测量是在设备进入停止模式的情况下进行的。

## A.8 内部时钟源特性

表 A-7。内部时钟源规格

特征	标志	分钟	类型 <sup>1</sup>	麦克斯	单位
平均内部参考频率——工厂修剪在 V <sub>女儿</sub> = 5 V, 温度 = 25°字母 C	第六个罗马字母 Int_ft	—	20	—	兆赫
平均内部参考频率-未修剪	第六个罗马字母 Int_ut	25	31.25	41.66	千赫
平均内部参考频率-修剪	第六个罗马字母 Int_t	31.25	31.25	39.0625	千赫
DCO 输出频率范围-未修剪	第六个罗马字母 Dco_ut	12.8	16	21.33	兆赫
DCO 输出频率范围-修剪	第六个罗马字母 Dco_t	16	16	20	兆赫
固定电压和温度下修剪的 DCO 输出频率的分辨率	Δ 第六个罗马字母 Dco_res_t	—	—	±0.2	%F <sub>Dco</sub>
修剪的 DCO 输出频率与电压和温度的总偏差	Δ 第六个罗马字母 Dco_t	—	—	±2	%F <sub>Dco</sub>
FLL 获取时间 <sup>2,3</sup>	字母 T 获得	—	—	1	女士



表 A-7。内部时钟源规格

特征	标志	分钟	类型 <sup>1</sup>	麦克斯	单位
停止恢复时间（FLL 唤醒到之前获得的频率） IREFSTEN=0 IREFSTEN=1	T <sub>唤醒</sub>  字母 T <sub>Ir_wu</sub> 字 母 T <sub>Fll_wu</sub>	—	100 86	—	M 罗 马字 母的 第十 九个

<sup>1</sup> 典型柱中的数据被定性为 3.0 V 和 5.0 V，25°C 或是典型的推荐值。

<sup>2</sup> 此参数具有特征，而不是在每台设备上进行测试。

<sup>3</sup> 本规范适用于更改 FLL 参考源或参考分频器、修剪值更改或从 FLL 禁用（FBILP）更改为启用 FLL（FEI, FBI）的任何时间。

## A.9 AC 特性

本节描述了每个外围系统的交流定时特性。

### A.9.1 控制时机

表 A-8。控制时机

参数	标志	分钟	典型的	麦克斯	单位
总线频率（ $t_{Cyc} = 1/f_{公共汽车}$ ）	第六个罗马字母公共汽车	直流电	—	10	兆赫
实时中断内部振荡器周期	字母 T <sub>RTI</sub>	700	1000	1300	M 罗 马字 母的 第十 九个
外部 RESET 脉冲宽度 <sup>1</sup>	字母 T <sub>Extrst</sub>	150	—	—	Ns
KBI 脉冲宽度 <sup>2</sup>	字母 T <sub>KBIPW</sub>	1.5 吨 Cyc	—	—	Ns

<sup>1</sup> This is the shortest pulse that is guaranteed to pass through the pin input filter circuitry. Shorter pulses may or may not be recognized.

<sup>2</sup> This is the minimum pulse width that is guaranteed to pass through the pin synchronization circuitry. Shorter pulses may or may not be recognized. In stop mode, the synchronizer is bypassed so shorter pulses can be recognized in that case.

停止中的 KBI 脉冲宽度 <sup>1</sup>	字母 TKBIPWS	100	—	—	Ns
----------------------------	---------------	-----	---	---	----

**Appendix A Electrical Characteristics**


端口上升和下降时间 (负载=50 pF) <sup>1</sup>

流速控制被禁用 (PTxSE = 0)

启用了率控制 (PTxSE = 1)

字母 T 增强, T 秋天

Ns



—	11	—
—	35	—




图 A-2. KBI 脉冲宽度

## A.10 FLASH 规格

本节提供了有关 FLASH 内存的程序/擦除时间和程序擦除持久性的详细信息。

有关程序/擦除操作的详细信息，请参阅第 4 章，“记忆。”

<sup>1</sup> Timing is shown with respect to 20%  $V_{DD}$  and 80%  $V_{DD}$  levels. Temperature range  $-40^{\circ}\text{C}$  to  $85^{\circ}\text{C}$ .

Figure A-1. Reset Timing

表 A-9。闪光灯特征

特征	标志	分钟	典型的 <sup>1</sup>	麦克斯	单位
程序/擦除的电源电压	V <sub>女儿</sub>	2.7	—	5.5	V
程序/擦除电压	V <sub>代表</sub>	11.8	12	12.2	V
V <sub>代表</sub> 当前计划 大规模擦除	我 VPP <sub>prog</sub> 我 VPP <sub>erase</sub>	— —	— —	200 100	M 罗马字母的 第一个字母 M 罗马字母的 第一个字母
读取操作的电源电压 0 < f <sub>公共汽车</sub> < 10 兆赫	V <sub>读</sub>	1.8	—	5.5	V
字节程序时间	字母 T <sub>普罗格</sub>	20	—	40	M 罗马字母的第十 九个
大规模擦除时间	字母 T <sub>我</sub>	500	—	—	女士
累积程序 HV 时间 <sup>2</sup>	字母 T <sub>Hv</sub>	—	—	8	女士
总累积 HV 时间 (总计 t <sub>我</sub> & 字母 T <sub>Hv</sub> 应用于设备)	字母 T <sub>Hv</sub> <sub>总计</sub>	—	—	2	很长时间
HVEN 编程设置时间	字母 T <sub>Pgs</sub>	10	—	—	M 罗马字母的第十 九个

<sup>1</sup> Typicals are measured at 25°C.

<sup>2</sup> t<sub>Hv</sub> is the cumulative high voltage programming time to the same row before next erase. Same address can not be programmed more than twice before next erase.

PGM/MASS 到 HVEN 设置时间	字母 T <sub>Nvs</sub>	5	—	—	M 罗马字母的第十九个
HVEN 为 PGM 保留时间	字母 T <sub>Nvh</sub>	5	—	—	M 罗马字母的第十九个
HVEN 为 MASS 保留时间	字母 T <sub>Nvh1</sub>	100	—	—	M 罗马字母的第十九个
V <sub>代表</sub> 到 PGM/MASS 设置时间	字母 T <sub>Vps</sub>	20	—	—	Ns
HVEN 到 V <sub>代表</sub> 等待时间	字母 T <sub>Vph</sub>	20	—	—	Ns
V <sub>代表</sub> 上升时间 <sup>1</sup>	字母 T <sub>Vrs</sub>	200	—	—	Ns
恢复时间	字母 T <sub>Rcv</sub>	1	—	—	M 罗马字母的第十九个
程序/擦除耐力 T <sub>字母1</sub> 到 T <sub>H</sub> = -40°C 到 +85°C 字母 C	—	1000	—	—	周期
数据保留	字母 T <sub>D_ret</sub>	15	100	—	寿命

附录 A 电气特性

<sup>1</sup> Fast V<sub>PP</sub> rise time may potentially trigger the ESD protection structure, which may result in over current flowing into the pad and cause permanent damage to the pad. External filtering for the V<sub>PP</sub> power source is recommended. An example VPP filter is shown in [Figure A-3](#).






图 A-3. 示例  $V_{代}$  滤波



<sup>1</sup> 如果在单行中编程多个字节，则下一个数据适用，参考 4.6.2, “Flash 编程程序”。

<sup>2</sup>  $V_{代}$  在从  $V_{代}$  施加或移除电压之前，必须处于有效的工作电压  $V_{代}$  别针。

图 A-4. 闪存程序计时



<sup>1</sup>V<sub>PP1</sub> 在从 V 施加或移除电压之前，必须处于有效的工作电压代表别针。

图 A-5。闪光质量擦除时间



# 附录 B


## 订购信息和机械图纸

### B.1 订购信息

本节包含 SC9RS08KA2 系列设备的订购编号。有关设备编号系统的示例，请参阅下文。

表 B-1. 设备编号系统


设备编号	记忆		包裹		
	闪光灯	公羊	类型	代理人	文件编号
SC9RS08KA2 SC9RS08KA1	2 KB 1 KB	63 字节	6 DFN	分贝	98ARL10602D
			8 PDIP	电脑	98ASB42420B
			8 NB-SOIC	南卡罗来纳州	98ASB42564B



### B.2 机械图纸

以下页面包含 SC9RS08KA2 系列封装选项的机械规格：

- 6 针 DFN (双平无引线)
- 8 针 PDIP (塑料双在线引脚)
- 8 针 NB-SOIC (窄体小轮廓集成电路)



© FREE C _MI O D CIOR, I C AL I HTS P E ED.	<b>M H NICAL T INE</b>	\ I I \ I N NOIT CALE
TITLE:  8LD SOIC · NARROW BODY	O U ENT I	\ V
	A E NUM	200
	TAN ARD:	



© FREESCALE SEMICONDUCTOR, INC. ALL RIGHTS RESERVED.	<b>MECHANICAL OUTLINE</b>	PRINT VERSION NOT TO SCALE	
TITLE:  8 LD PDIP	DOCUMENT NO: 98ASB42420B	REV: N	
	CASE NUMBER: 626-06	19 MAY 2005	
	STANDARD: NON-JEDEC		

1.75  
1.35

1.25  
0.40



S A L E S F C N U T N .  
L R G V E S R V

**EC A**

**OU L**

PPIN VEPSIO

- 0 S

D C M

NO: 98ASB42564B

PE : V

C S

BER: 751-07

20 NOV

7

S D

JEDEC MS-012AA

**NOTES:**

1. DIMENSIONS ARE IN MILLIMETERS.

2. DIMENSIONING AND TOLERANCING PER ASME Y14.5M-1994.


3. DIMENSION DOES NOT INCLUDE MOLD PROTRUSION. MAXIMUM MOLD PROTRUSION 0.15 PER SIDE.

4. DIMENSION DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 TOTAL IN EXCESS OF THE DIMENSION AT MAXIMUM MATERIAL CONDITION.

© FREE C _MI O D CIOR, I C AL I HTS P E ED.	<b>M H NICAL T INE</b>	\ I I \ I N NO I T CALE
TITLE:  8LD SOIC NARROW BODY	O U ENT I	\ V
	A E NUM	200
	TAN ARD:	



© FREESCALE SEMICONDUCTOR, INC. ALL RIGHTS RESERVED.	<b>MECHANICAL OUTLINE</b>	PRINT VERSION NOT TO SCALE	
TITLE:  <div style="text-align: center; font-size: 1.2em;">8 LD PDIP</div>	DOCUMENT NO: 98ASB42420B	REV: N	
	CASE NUMBER: 626-06	19 MAY 2005	
	STANDARD: NON-JEDEC		




© FREE C AL I HTS P E ED.	M H NICAL T INE	\     \   N NOI T	CALE
TITLE:	O U ENT	\ V	
	A E NUM	200	
	TAN ARD:		





© FREESCALE SEMICONDUCTOR, INC. ALL RIGHTS RESERVED.	<b>MECHANICAL OUTLINE</b>	PRINT VERSION NOT TO SCALE	
TITLE:  8 LD PDIP	DOCUMENT NO: 98ASB42420B	REV: N	
	CASE NUMBER: 626-06	19 MAY 2005	
	STANDARD: NON-JEDEC		

DETAIL "D"








© FREESCALE SEMICONDUCTOR, INC. ALL RIGHTS RESERVED.	<b>MECHANICAL OUTLINE</b>	PRINT VERSION NOT TO SCALE	
TITLE:  8 LD PDIP	DOCUMENT NO: 98ASB42420B	REV: N	
	CASE NUMBER: 626-06	19 MAY 2005	
	STANDARD: NON-JEDEC		

NOTES:








Φ	0.1	Ⓜ	C	A	B
	0.05	Ⓜ	C		

VIEW M-M  
 BOTTOM VIEW OPTION  
 (EXPOSED LEAD END TYPE)



DETAIL G  
 SIDE VIEW OPTION  
 (EXPOSED LEAD END TYPE)

TITLE: THERMALLY ENHANCED DUAL  
 FLAT NON-LEADED PACKAGE (DFN)  
 6 TERMINAL, 0.95 PITCH (3 X 3 X 0.8)

CASE NUMBER: 1677-02	
STANDARD: FREESCALE STD	
PACKAGE CODE: 6197	SHEET: 3 OF 6



© FREESCALE SEMICONDUCTOR, INC. ALL RIGHTS RESERVED.  
ELECTRONIC VERSIONS ARE UNCONTROLLED EXCEPT WHEN ACCESSED  
DIRECTLY FROM THE DOCUMENT CONTROL REPOSITORY. PRINTED VERSIONS  
ARE UNCONTROLLED EXCEPT WHEN STAMPED "CONTROLLED COPY" IN RED.


### MECHANICAL OUTLINES DICTIONARY

DOCUMENT NO: 98ARL10602D


PAGE: 1677

DO NOT SCALE THIS DRAWING


REV: C




DETAIL M  
PREFERRED BACKSIDE PIN 1 INDEX



DETAIL M  
BACKSIDE PIN 1 INDEX OPTION




DETAIL N  
PREFERRED CORNER CONFIGURATION




DETAIL N  
CORNER CONFIGURATION OPTION



TITLE: THERMALLY ENHANCED DUAL FLAT NON-LEADED PACKAGE (DFN) 6 TERMINAL, 0.95 PITCH (3 X 3 X 0.8)	CASE NUMBER: 1677-02	
	STANDARD: FREESCALE STD	
	PACKAGE CODE: 6197	SHEET: 4 OF 6

 <small>© FREESCALE SEMICONDUCTOR, INC. ALL RIGHTS RESERVED. ELECTRONIC VERSIONS ARE UNCONTROLLED EXCEPT WHEN ACCESSED DIRECTLY FROM THE DOCUMENT CONTROL REPOSITORY. PRINTED VERSIONS ARE UNCONTROLLED EXCEPT WHEN STAMPED "CONTROLLED COPY" IN RED.</small>	<b>MECHANICAL OUTLINES DICTIONARY</b>	DOCUMENT NO: 98ARL10602D
		PAGE: 1677
	DO NOT SCALE THIS DRAWING	REV: C

NOTES:

1. ALL DIMENSIONS ARE IN MILLIMETERS.
2. INTERPRET DIMENSIONS AND TOLERANCES PER ASME Y14.5M-1994.
3. THE COMPLETE JEDEC DESIGNATOR FOR THIS PACKAGE IS: HV-PDSO-N.
4.  COPLANARITY APPLIES TO LEADS AND DIE ATTACH PAD.
5. MIN. METAL GAP SHOULD BE 0.2 MM.

TITLE: THERMALLY ENHANCED DUAL  
FLAT NON-LEADED PACKAGE (DFN)  
6 TERMINAL, 0.95 PITCH (3 X 3 X 0.8)

CASE NUMBER: 1677-02

STANDARD: FREESCALE STD

PACKAGE CODE: 6197

SHEET: 5 OF 6

## 如何联系我们:

主页: [www.freescale.com](http://www.freescale.com)

网络支持: [Http://www.freescale.com/support](http://www.freescale.com/support)

### 美国/欧洲或未列出的地点:

飞思卡尔半导体公司  
技术信息中心, EL516  
东艾略特路 2100 号  
亚利桑那州坦佩 85284 1-800-521-6274 或 +1-480-768-2130  
[www.freescale.com/support](http://www.freescale.com/support)

### 欧洲、中东和非洲:

Freescale Halbleiter Deutschland GmbH  
技术信息中心  
沙茨博根 7  
81829 Muenchen, 德国  
+44 1296 380 456 (英语)  
+46 8 52200080 (英语)  
+49 89 92103 559 (德语) +33 1 69 35 48 48 (法语)  
[www.freescale.com/support](http://www.freescale.com/support)

### 日本:

飞思卡尔半导体日本有限公司  
指挥部  
ARCO 塔 15 楼  
1-8-1, Shimo-Meguro, Meguro-ku,  
东京 153-0064  
日本列岛  
0120 191014 或 +81 3 5437 9125  
[support.japan@freescale.com](mailto:support.japan@freescale.com)

### 亚太地区:

飞思卡尔半导体中国有限公司  
交易所大厦 23 楼  
不。建国路 118 号  
朝阳区  
北京 100022  
中国 +86 10 5879 8000  
[support.asia@freescale.com](mailto:support.asia@freescale.com)  
m

### 仅适用于文献请求:

飞思卡尔半导体文献分发中心  
邮政信箱 5405  
科罗拉多州丹佛市 80217  
1-800-441-2447 或 +1-303-675-2140  
传真: +1-303-675-2150  
[LDCForFreescaleSemiconductor@hibbertgroup.com](mailto:LDCForFreescaleSemiconductor@hibbertgroup.com)

文件编号: SC9RS08KA2

修订版 1

2009 年 9 月

本文件中的信息仅用于使系统和软件实施者能够使用飞思卡尔半导体产品。本协议不授予任何明示或暗示的版权许可, 以设计或制造任何集成电路或集成基于本文档中信息的额定电路。

Freescale Semiconductor 保留对此处任何产品进行更改的权利, 恕不另行通知。Freescale Semiconductor 对其产品适合任何特

定用途不作任何保证、陈述或担保, 也不 Freescale Semiconductor 承担因应用或使用任何产品或电路而产生的任何责任, 并特别声明不承担任何和所有责任, 包括但不限于后果性或附带损害。“典型”参数可能在 Freescale Semiconductor 数据表和/或规格中提供, 可以而且确实不同的应用中有所不同, 实际性能可能会随着时间的推移而变化。所有操作参数, 包括“典型值”, 都必须由客户的技术专家为每个客户应用程序进行验证。Freescale Semiconductor 不根据其专利权或他人权利转让任何许可。飞思卡尔半导体产品不是设计、打算或授权使用系统中的组件身体上的人工植入物, 或旨在支持或维持生命或其他应用, 或用于 Freescale 半导体产品故障可能造成人身伤害或死亡的任何其他应用。应该购买或使用飞思卡尔半导体产品进行任何此类意外或未经授权的应用, 买方应赔偿并使飞思卡尔半导体及其高管、员工、子公司、关联公司和分销商免受任何损害 ms, 成本, 损害赔偿和费用, 以及合理的律师费用, 直接或间接引起的与此类意外或未经授权的使用相关的任何人身伤害或死亡索赔, 即使此类索赔声称 Freescale Semiconductor 是关于零件的设计或制造。

Freescale 产品的 RoHS 兼容和/或无 Pb 版本具有非 RoHS 兼容和/或非 Pb 兼容产品的功能和电气特性。有关更多信息, 请参阅 <http://www.freescale.com> 或联系您的 Freescale 销售代表。

有关 Freescale 环境产品计划的信息, 请访问 <http://www.freescale.com/epp>。

Freescale™ 和 Freescale 徽标是 Freescale Semiconductor, Inc. 的商标。所有其他产品或服务名称均为其各自所有者的财产。

© Freescale Semiconductor, Inc. 2009 年。保留所有权利。

